一种简练总线系统及其连接方式技术方案

本发明专利技术涉及并公开了一种简练总线系统，包括总线及使用总线方式活动连接的多个独立部件或模块（１１、１２、１３、１４），其特征在于，所述独立部件或模块（１１、１２、１３、１４）包括各自不同的设备地址；所述总线包括用于根据所述设备地址进行选择的设备选择线和用于所述独立部件或模块（１１、１２、１３、１４）之间ｎ路并行传输的ｍ条数据线及其控制线，所述ｎ，ｍ是自然数；所述独立部件或模块是片状，可采用内置电气连接的机械接插装置垂直叠放并根据需要进行扩展。这种简练总线系统，进一步加上垂直叠放的扩展结构，可使得硬件系统易于扩展并且体积较小，能够广泛使用在各种手持和小型设备，如新的手机实现方案中。

【技术实现步骤摘要】

本专利技术涉及电子技术，具体涉及电子
硬件系统中的总线及其结构设计，更具体地说，涉及一种可用于紧凑设备的简练总线系统及其机械连接实现方式。
技术介绍
总线技术是硬件系统中广泛采用的一种技术。这种总线包括一组信号线，它是2个以上模块、子系统或设备间相互通讯的共同通路，也是微处理器与外部硬件接口的核心。随着微处理器技术的飞速发展，以及电子系统在人类活动范围的应用领域不断扩大，其各种相应的总线技术也得到不断地创新。总线按用途分，主要可包括内部总线、系统总线和外部总线。①内部总线是电路板内部各外围芯片与处理器之间的总线，用于芯片一级的互连，如I2C总线是典型的内部总线。②系统总线是各插件板与系统板之间的总线，用于插件板一级的互连，如PCI是典型的系统总线。③外部总线则是主功能设备，简称主设备，和多个外部附加功能设备，简称外设，之间的总线，主设备和多个外设通过该总线进行信息与数据交换，它用于设备一级的互连，如USB、RS232是典型的外部总线。目前的总线大都布在电路板上，尤其是复杂的并行总线，可分离的插件板或外设只是通过插槽或接口与系统板或主设备连接；这种结构便于标准化和扩充新的功能或更新部件，但①通过插槽方式的需要背板和固定位置的多排插针连接多个个可分离插件板，如通讯机柜，这种扩充和更新也是受背板面积和插针大小限制的；②通过接口方式的(I)需要在主设备上设置多个物理接口连接多个可分离外设，这种设备的扩充和更新受主设备的体积限制，或(II)需要通过接口扩展连接多个可分离外设，这种结构需要其他硬件且使电子设备体积无法控制。进一步，总线按结构可分为串行总线和并行总线。串行总线由于只有一路收发，速率难于提高，而并行总线增加了数据线使得数据传输和通讯速率成倍增加、是满足速率需求的可行方案，但目前并行总线一般都包括时钟线、控制线和地址线，如果直接用于外部设备连接而不布在电路板上，其电连接数量多、体积大，设备的总体积很难降低，而且为与现有设备兼容，还需要包含现有标准的一些串行总线，电连接数量更多、体积更大，设备的总体积更难降低。
技术实现思路
本专利技术要解决总的问题是，如何提供一种简练总线结构，使得系统或设备便于扩充和升级，同时保证组成该系统或设备各独立部件或模块之间的通讯或传输速率的要求且不影响系统或设备的体积。上述技术问题这样解决，第一步，为便于扩充和升级，系统或设备需要采用总线直接相连的结构，这种结构使得总线既是电气连接，又是机械连接；第二步，为保证速率要求，该结构需包括并行总线；第三步，为避免使用背板等庞大的连接结构，又必须简练并行总线使得总线的实际需要电连接的数目大大降低；第四步，采用合适的连接结构；其中第一步、第二步都是现有技术，因而本专利技术要解决的技术问题是，如何提供一种简练总线系统，使得所需要的电连接数目大大减少；进一步，如何构造一种连接方式，使得系统的各个独立部件或模块连接可不需要背板，大大减少系统体积。本专利技术的技术问题这样解决，构造一种简练总线系统，包括总线及使用总线方式活动连接的多个独立部件或模块，其特征在于，所述总线包括用于选择独立部件或模块、简化替代地址线的设备选择线和用于独立部件或模块之间进行n路并行传输或通讯的m条数据线，所述n，m是自然数。通过设备选择线仅选择占用总线发送或接收总线数据的指定设备，对于指定设备的数据位置，比如该指定设备是存储设备，则通过上述数据线发送上述数据位置的地址信息给该指定设备，再由该指定设备通过自身电路进行逻辑处理寻找到需要进一步处理的数据所在。我们将这种简练总线系统定义为CSB总线，独立部件或模块定义为CSB设备，该CSB总线包括基本的PDP接口可进一步分为一个8-位并行同步数据D通道和一个6-位控制C通道。PDP接口的基本应用仅包括PDP接口的D、C通道组成一主多从的设置。总线协议包括、但也可不包括寻址或仲裁机制，从设备不能脱离主设备而通过接口互连。PDP接口生成自主时钟，数据选通脉冲。数据最大传输率完全由C通道的数据选通脉冲定义。传输仅为单向传输DIR。但接口可通过硬件连接或开关进行配置，或通过软件控制设置为发送方或接收方。当内存将满时，将提供机制允许接收方暂停接受发送方的数据，这是通过暂停数据SPND信号来完成。另一机制通过接收方与被传送数据流的同步将内存初始化，因此通道化定帧数据可正确翻译，这通过C通道的同步脉冲SYNC信号完成。在PDP接口中增加DS通道，PDP接口就可设置用于多重主设备与多重从属设备，还可用于定义外围设备的寻址或仲裁。通过UART/232/485接口的发送请求RTS与允许发送CTS信号，CSB总线的PDP接口可执行PDP接口与CSB总线的优先权仲裁机制。按照本专利技术提供的系统，其特征在于，所述设备地址可以是软件地址，也可以是硬件地址，其中软件地址为CSB主设备的程序自动设定、硬件地址由CSB从设备的硬件预先设定；所述设备选择线为2～8条。这种并行总线结构与包含地址线的并行总线结构相比，大大减少了实际需要电连接的数目。按照本专利技术提供的系统，其特征在于，所述总线还包括异步串行接口，所述异步串行接口包括符合UART232、USB、RS232、RS485标准的接口；所述设备选择线可以是通过所述串行接口实现的逻辑设备选择线，进一步，所述设备选择线可以是通过符合RS232标准的异步串行接口实现的逻辑设备选择线。按照本专利技术提供的系统，其特征在于，所述异步串行接口是提供给多个CSB设备的异步串行接口，这些接口以总线形式连接；所述设备选择线可以是通过所述异步串行接口实现的逻辑设备选择线。所述CSB设备一般包括实现各种标准功能的部件或模块，如键盘、MP3、收音机等，它们使用各种约定成规的标准接口/总线，为保证通用性和易用性，本专利技术提供的总线需要包括这些常用的接口，这些常用的接口包括常用的串行异步接口，这时就可通过所述串行异步接口实现独立部件或模块的选择完成设备选择线的功能，成为物理上不存在的逻辑设备选择线，这样进一步减少了总线实际需要电连接的数目。按照本专利技术提供的系统，其特征在于，所述串行接口可包括提供给多个CSB设备的符合SPI、USB、RS232、RS485标准的接口，这些接口以总线形式连接；所述设备选择线可以是通过符合RS232标准的串行数据总线实现的逻辑设备选择线。按照本专利技术提供的系统，其特征在于，所述总线还包括提供给多个CSB设备的主要用于芯片级互连的接口，这些接口以总线形式连接；可包括I2C、SPI接口。这种结构使得扩展更为灵活。按照本专利技术提供的系统，其特征在于，所述总线还包括可由应用程序设计人员自行定义的通用可编程输入/输出GPIO接口，该接口以总线形式连接。GPIO接口也由在两台或多台CSB设备间进行等待时间最短的高速数据传输的PDP接口组成。GPIO接口的PX与PX比特可定义为UART/232/485接口的发送请求RTS与允许发送CTS信号。仅能由一个UART/232/485接口独立使用，或在CSB总线的CSB/DM模式和CSB/MM模式下使用。I2C、SPI、USB与UART/232/485接口提供CSB设备间的低速和串行数据传输。各接口可根据各自协议独立工作，亦可根据辅助协议或统一CSB总线协议协同工作。但除其他特殊定义外，I本文档来自技高网...

【技术保护点】
一种简练总线系统，包括总线及使用总线方式活动连接的多个独立部件或模块（１２、１３、１４），其特征在于，所述独立部件或模块（１２、１３、１４）包括各自不同的设备地址（２１）；所述总线包括用于根据所述设备地址（２１）进行选择的设备选择线和用于所述独立部件或模块（１２、１３、１４）之间ｎ路并行传输的ｍ条数据线及其控制线，所述ｎ，ｍ是自然数。

【技术特征摘要】

【专利技术属性】
技术研发人员：李世平，王宏宇，
申请(专利权)人：资源世代通信深圳有限公司，
类型：发明
国别省市：94[中国|深圳]