像素电路及其驱动方法、显示基板、显示装置制造方法及图纸

本发明专利技术提供一种像素电路及其驱动方法、显示基板、显示装置，涉及显示技术领域，为解决解决显示屏由于迟滞现象导致的短期残像和响应时间慢等不良问题。所述像素电路中，数据写入电路用于在第一扫描线提供的第一扫描信号的控制下，控制数据线与驱动电路的第二端之间连通；复位电路用于在第三扫描线提供的第三扫描信号的控制下，控制复位电压线与驱动电路的第二端之间连通；或者，复位电路分别与第三扫描线，复位电压线和驱动电路的第一端耦接，用于在第三扫描信号的控制下，控制复位电压线与驱动电路的第一端之间连通；本发明专利技术提供的像素电路用于驱动发光元件显示。路用于驱动发光元件显示。路用于驱动发光元件显示。

【技术实现步骤摘要】
像素电路及其驱动方法、显示基板、显示装置
[0001]相关申请的交叉引用
[0002]本申请主张在2021年07月30日提交的申请号为PCT/CN2021/109894的优先权，其全部内容通过引用包含于此。


[0003]本专利技术涉及显示
，尤其涉及一种像素电路及其驱动方法、显示基板、显示装置。

技术介绍

[0004]随着有源矩阵有机发光二极管(英语：Active
‑
matrix organic light
‑
emitting diode，简称：AMOLED)显示屏在中高端市场的普及，AMOLED显示屏的品质要求越来越高，对设计也提出了更精细化的要求。
[0005]AMOLED显示屏包括的像素电路中，驱动晶体管工作在某一偏压一段时间后，其特性会发生偏移，即迟滞现象，这会导致短期残像和响应时间慢等不良问题。

技术实现思路

[0006]本专利技术的目的在于提供一种像素电路及其驱动方法、显示基板、显示装置，用于解决显示屏由于迟滞现象导致的短期残像和响应时间慢等不良问题。
[0007]为了实现上述目的，本专利技术提供如下技术方案：
[0008]本专利技术的第一方面提供一种像素电路，包括：驱动电路、数据写入电路和复位电路；
[0009]所述数据写入电路分别与第一扫描线，数据线和所述驱动电路的第二端耦接，用于在所述第一扫描线提供的第一扫描信号的控制下，控制所述数据线与所述驱动电路的第二端之间连通；
[0010]所述复位电路分别与第三扫描线，复位电压线和所述驱动电路的第二端耦接，用于在所述第三扫描线提供的第三扫描信号的控制下，控制所述复位电压线与所述驱动电路的第二端之间连通；或者，所述复位电路分别与第三扫描线，复位电压线和所述驱动电路的第一端耦接，用于在所述第三扫描信号的控制下，控制所述复位电压线与所述驱动电路的第一端之间连通；
[0011]所述驱动电路用于在其控制端的电位的控制下，控制所述驱动电路的第一端与所述驱动电路的第二端之间连通。
[0012]可选的，所述像素电路还包括：补偿控制电路、第一初始化电路、发光控制电路，储能电路和发光元件；
[0013]所述补偿控制电路分别与第二扫描线，所述驱动电路的控制端和所述驱动电路的第一端电连接，用于在所述第二扫描线提供的第二扫描信号的控制下，控制所述驱动电路的控制端与所述驱动电路的第一端之间连通；
[0014]所述第一初始化电路分别与初始化控制线，第一初始化电压线和所述驱动电路的控制端耦接，用于在所述初始化控制线提供的初始化控制信号的控制下，控制所述第一初始化电压线和所述驱动电路的控制端连通；
[0015]所述发光控制电路分别与发光控制线，所述驱动电路的第一端和所述发光元件耦接，用于在所述发光控制线提供的发光控制信号的控制下，控制所述驱动电路的第一端与所述发光元件之间连通；
[0016]所述储能电路分别与所述驱动电路的控制端与所述驱动电路的第二端耦接。
[0017]可选的，所述像素电路还包括：第二初始化电路；
[0018]所述第二初始化电路分别与所述第三扫描线，第二初始化电压线和所述发光元件耦接，用于在所述第三扫描信号的控制下，控制所述第二初始化电压线与所述发光元件之间连通。
[0019]可选的，所述第一初始化电压线复用为所述复位电压线。
[0020]可选的，所述发光控制电路还与第一电压线，所述驱动电路的第二端耦接，用于在所述发光控制信号的控制下，控制所述第一电压线与所述驱动电路的第二端之间连通。
[0021]可选的，所述补偿控制电路包括第一晶体管，所述第一初始化电路包括第二晶体管，所述驱动电路包括第三晶体管，所述发光控制电路包括第五晶体管和第六晶体管；
[0022]所述第一晶体管的栅极与所述第二扫描线耦接，所述第一晶体管的第一极与所述第三晶体管的第二极耦接，所述第一晶体管的第二极与所述第三晶体管的栅极耦接；
[0023]所述第二晶体管的栅极与所述初始化控制线耦接，所述第二晶体管的第一极与所述第一初始化电压线耦接，所述第二晶体管的第二极与所述第三晶体管的栅极耦接；
[0024]所述第五晶体管的栅极与所述发光控制线耦接，所述第五晶体管的第一极与所述第一电压线耦接，所述第五晶体管的第二极与所述第三晶体管的第一极耦接；
[0025]所述第六晶体管的栅极与所述发光控制线耦接，所述第六晶体管的第一极与所述第三晶体管的第二极耦接，所述第六晶体管的第二极与所述发光元件耦接。
[0026]可选的，所述第一晶体管和所述第二晶体管为氧化物薄膜晶体管。
[0027]可选的，所述第二初始化电路包括第七晶体管，
[0028]所述第七晶体管的栅极与所述第三扫描线耦接，所述第七晶体管的第一极与所述第二初始化电压线耦接，所述第七晶体管的第二极与所述发光元件耦接。
[0029]可选的，所述数据写入电路包括第四晶体管，所述复位电路包括第八晶体管；
[0030]所述第四晶体管的栅极与所述第一扫描线耦接，所述第四晶体管的第一极与所述数据线耦接，所述第四晶体管的第二极与所述第三晶体管的第一极耦接；
[0031]所述第八晶体管的栅极与所述第三扫描线耦接，所述第八晶体管的第一极与所述复位电压线耦接，所述第八晶体管的第二极与所述第三晶体管的第一极或第二极耦接。
[0032]基于上述像素电路的技术方案，本专利技术的第二方面提供一种驱动方法，应用于上述像素电路，显示周期包括写入补偿阶段和偏压补偿阶段，所述驱动方法包括：
[0033]在所述写入补偿阶段，数据写入电路在第一扫描信号的控制下，控制数据线与驱动电路的第二端之间连通；
[0034]在所述偏压补偿阶段，复位电路在第三扫描信号的控制下，控制复位电压线与所述驱动电路的第二端之间连通；或者，复位电路在第三扫描信号的控制下，控制所述复位电
压线与所述驱动电路的第一端之间连通。
[0035]可选的，所述显示周期还包括初始化阶段和发光阶段；
[0036]在所述初始化阶段，所述像素电路中的所述第一初始化电路在初始化控制信号的控制下，控制第一初始化电压线和所述驱动电路的控制端连通；
[0037]在所述写入补偿阶段，所述像素电路中的补偿控制电路在第二扫描信号的控制下，控制所述驱动电路的控制端与所述驱动电路的第一端之间连通；
[0038]在发光阶段，所述像素电路中的发光控制电路在发光控制信号的控制下，控制所述第一电压线与所述驱动电路的第二端之间连通，并控制所述驱动电路的第一端与发光元件之间连通，驱动电路驱动发光元件发光。
[0039]可选的，所述显示周期还包括多个发光阶段和多个偏压补偿阶段，所述发光阶段和所述偏压补偿阶段交替设置。
[0040]基于上述像素电路的技术方案，本专利技术的第三方面提供一种显示基板，包括基底和设置于所述基底上的多个子像素，所述子像素包括上述像素电路；所述子像素还包括：
本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种像素电路，其特征在于，包括：驱动电路、数据写入电路和复位电路；所述数据写入电路分别与第一扫描线，数据线和所述驱动电路的第二端耦接，用于在所述第一扫描线提供的第一扫描信号的控制下，控制所述数据线与所述驱动电路的第二端之间连通；所述复位电路分别与第三扫描线，复位电压线和所述驱动电路的第二端耦接，用于在所述第三扫描线提供的第三扫描信号的控制下，控制所述复位电压线与所述驱动电路的第二端之间连通；或者，所述复位电路分别与第三扫描线，复位电压线和所述驱动电路的第一端耦接，用于在所述第三扫描信号的控制下，控制所述复位电压线与所述驱动电路的第一端之间连通；所述驱动电路用于在其控制端的电位的控制下，控制所述驱动电路的第一端与所述驱动电路的第二端之间连通。2.根据权利要求1所述的像素电路，其特征在于，所述像素电路还包括：补偿控制电路、第一初始化电路、发光控制电路，储能电路和发光元件；所述补偿控制电路分别与第二扫描线，所述驱动电路的控制端和所述驱动电路的第一端电连接，用于在所述第二扫描线提供的第二扫描信号的控制下，控制所述驱动电路的控制端与所述驱动电路的第一端之间连通；所述第一初始化电路分别与初始化控制线，第一初始化电压线和所述驱动电路的控制端耦接，用于在所述初始化控制线提供的初始化控制信号的控制下，控制所述第一初始化电压线和所述驱动电路的控制端连通；所述发光控制电路分别与发光控制线，所述驱动电路的第一端和所述发光元件耦接，用于在所述发光控制线提供的发光控制信号的控制下，控制所述驱动电路的第一端与所述发光元件之间连通；所述储能电路分别与所述驱动电路的控制端与所述驱动电路的第二端耦接。3.根据权利要求1所述的像素电路，其特征在于，所述像素电路还包括：第二初始化电路；所述第二初始化电路分别与所述第三扫描线，第二初始化电压线和所述发光元件耦接，用于在所述第三扫描信号的控制下，控制所述第二初始化电压线与所述发光元件之间连通。4.根据权利要求2所述的像素电路，其特征在于，所述第一初始化电压线复用为所述复位电压线。5.根据权利要求2所述的像素电路，其特征在于，所述发光控制电路还与第一电压线，所述驱动电路的第二端耦接，用于在所述发光控制信号的控制下，控制所述第一电压线与所述驱动电路的第二端之间连通。6.根据权利要求5所述的像素电路，其特征在于，所述补偿控制电路包括第一晶体管，所述第一初始化电路包括第二晶体管，所述驱动电路包括第三晶体管，所述发光控制电路包括第五晶体管和第六晶体管；所述第一晶体管的栅极与所述第二扫描线耦接，所述第一晶体管的第一极与所述第三晶体管的第二极耦接，所述第一晶体管的第二极与所述第三晶体管的栅极耦接；所述第二晶体管的栅极与所述初始化控制线耦接，所述第二晶体管的第一极与所述第
一初始化电压线耦接，所述第二晶体管的第二极与所述第三晶体管的栅极耦接；所述第五晶体管的栅极与所述发光控制线耦接，所述第五晶体管的第一极与所述第一电压线耦接，所述第五晶体管的第二极与所述第三晶体管的第一极耦接；所述第六晶体管的栅极与所述发光控制线耦接，所述第六晶体管的第一极与所述第三晶体管的第二极耦接，所述第六晶体管的第二极与所述发光元件耦接。7.根据权利要求6所述的像素电路，其特征在于，所述第一晶体管和所述第二晶体管为氧化物薄膜晶体管。8.根据权利要求3所述的像素电路，其特征在于，所述第二初始化电路包括第七晶体管，所述第七晶体管的栅极与所述第三扫描线耦接，所述第七晶体管的第一极与所述第二初始化电压线耦接，所述第七晶体管的第二极与所述发光元件耦接。9.根据权利要求1所述的像素电路，其特征在于，所述数据写入电路包括第四晶体管，所述复位电路包括第八晶体管；所述第四晶体管的栅极与所述第一扫描线耦接，所述第四晶体管的第一极与所述数据线耦接，所述第四晶体管的第二极与所述第三晶体管的第一极耦接；所述第八晶体管的栅极与所述第三扫描线耦接，所述第八晶体管的第一极与所述复位电压线耦接，所述第八晶体管的第二极与所述第三晶体管的第一极或第二极耦接。10.一种驱动方法，其特征在于，应用于如权利要求1至9中任一项所述的像素电路，显示周期包括写入补偿阶段和偏压补偿阶段，所述驱动方法包括：在所述写入补偿阶段，数据写入电路在第一扫描信号的控制下，控制数据线与驱动电路的第二端之间连通；在所述偏压补偿阶段，复位电路在第三扫描信号的控制下，控制复位电压线与所述驱动电路的第二端之间连通；或者，复位电路在第三扫描信号的控制下，控制所述复位电压线与所述驱动电路的第一端之间连...

【专利技术属性】
技术研发人员：王刚，张锴，魏昕宇，蔡兴瑞，付强，
申请(专利权)人：成都京东方光电科技有限公司，
类型：发明
国别省市：