半导体结构及其形成方法技术

一种半导体结构及其形成方法，其中结构包括：衬底，所述衬底包括基底和沟道层；位于衬底上的第一介质层，第一介质层内具有栅极开口；位于栅极开口内的栅极结构，栅极结构包括功函数层、以及位于功函数层上的栅极层，功函数层的顶部表面低于栅极层的顶部表面；位于栅极层和栅极开口侧壁之间的隔离开口，隔离开口底部暴露出功函数层；覆盖层，覆盖层封闭隔离开口顶部以构成空腔。由于隔离开口是通过去除部分初始功函数层形成，因此隔离开口的深宽比较大，为覆盖层覆盖封闭隔离开口顶部以构成空腔提供基础。空腔能够有效减小栅极层和周围导电结构之间的介电常数，进而降低栅极层和周围导电结构之间的寄生电容，提升最终形成的半导体结构的性能。结构的性能。结构的性能。

【技术实现步骤摘要】
半导体结构及其形成方法


[0001]本专利技术涉及半导体制造
，尤其涉及一种半导体结构及其形成方法。

技术介绍

[0002]MOS晶体管是现代集成电路中最重要的元件之一。MOS晶体管的基本结构包括：半导体衬底；位于半导体衬底表面的栅极结构，位于栅极结构一侧半导体衬底内的源区和位于栅极结构另一侧半导体衬底内的漏区。MOS晶体管的工作原理是：通过在栅极结构施加电压，调节通过栅极结构底部沟道的电流来产生开关信号。
[0003]随着半导体技术的发展，传统的平面式的MOS晶体管对沟道电流的控制能力变弱，造成严重的漏电流。而鳍式场效应晶体管(Fin FET)是一种新兴的多栅器件，一般包括凸出于半导体衬底表面的鳍部，覆盖部分所述鳍部的顶部表面和侧壁表面的栅极结构，位于栅极结构一侧的鳍部内的源区和位于栅极结构另一侧的鳍部内的漏区。
[0004]然而，现有技术中鳍式场效应晶体管构成的半导体器件的性能较差。

技术实现思路

[0005]本专利技术解决的技术问题是提供一种半导体结构及其形成方法，能够有效提升最终形成的半导体结构的性能。
[0006]为解决上述问题，本专利技术提供一种半导体结构，包括：衬底，所述衬底包括基底以及位于所述基底上的沟道层；位于所述衬底上的第一介质层，所述第一介质层内具有栅极开口，所述栅极开口暴露出所述沟道层；位于所述栅极开口内的栅极结构，所述栅极结构横跨所述沟道层，所述栅极结构包括第一功函数层、以及位于所述第一功函数层上的栅极层，所述第一功函数层的顶部表面低于所述栅极层的顶部表面；位于所述栅极结构两侧沟道层内的源漏掺杂层；位于所述栅极层和所述栅极开口侧壁之间的隔离开口，所述隔离开口底部暴露出所述第一功函数层；覆盖层，所述覆盖层封闭所述隔离开口顶部以构成空腔。
[0007]可选的，部分所述第一功函数层位于所述栅极开口侧壁表面。
[0008]可选的，所述隔离开口的深宽比的范围为：7:1～9:1。
[0009]可选的，所述栅极结构还包括：位于所述栅极开口侧壁表面和底部表面的第二功函数层，所述第一功函数层位于所述第二功函数层表面。
[0010]可选的，所述栅极层的顶部表面低于所述第一介质层的顶部表面。
[0011]可选的，还包括：位于所述第一介质层内的栅极覆盖开口，所述栅极覆盖开口暴露出所述栅极层，且所述覆盖层还位于所述栅极覆盖开口内。
[0012]可选的，还包括：位于所述第一介质层内的源漏导电层，所述源漏导电层与所述源漏掺杂层电连接。
[0013]可选的，还包括：位于所述第一介质层内的源漏电接触层，所述源漏电接触层位于所述源漏掺杂层上，所述源漏导电层位于所述源漏电接触层上。
[0014]可选的，还包括：栅极导电层，所述栅极导电层与所述栅极层电连接。
[0015]可选的，还包括：位于所述第一介质层和所述栅极结构上的刻蚀停止层；位于所述刻蚀停止层上的第二介质层；所述栅极导电层位于所述第二介质层内。
[0016]可选的，所述第一介质层和所述第二介质层材料相同或不相同。
[0017]可选的，所述沟道层包括：鳍、若干层垂直堆叠的纳米线或若干层垂直堆叠的纳米片。
[0018]相应的，本专利技术的技术方案中还提供了一种半导体结构的形成方法，包括：提供衬底，所述衬底包括基底以及位于所述基底上的沟道层；在所述沟道层内形成源漏掺杂层；在所述衬底上形成第一介质层，所述第一介质层内具有栅极开口，所述栅极开口暴露出所述沟道层；在所述栅极开口内形成初始栅极结构，所述初始栅极结构横跨所述沟道层，所述初始栅极结构包括位于所述栅极开口侧壁表面和底部表面的初始第一功函数层、以及位于所述初始第一功函数层表面的栅极层；去除部分所述初始第一功函数层，形成第一功函数层和栅极结构，所述栅极结构包括所述第一功函数层、以及位于所述第一功函数层上的栅极层，所述第一功函数层的顶部表面低于所述栅极层的顶部表面，在所述栅极层和所述栅极开口侧壁之间具有隔离开口，所述隔离开口底部暴露出所述第一功函数层；形成覆盖层封闭所述隔离开口顶部以构成空腔。
[0019]可选的，去除部分所述初始第一功函数层的工艺包括：干法刻蚀工艺。
[0020]可选的，xx刻蚀工艺的刻蚀气体包括：Cl2和BCl3。
[0021]可选的，所述隔离开口的深宽比的范围为：7:1～9:1。
[0022]可选的，在形成所述覆盖层之前，还包括：回刻蚀所述栅极层，使得所述栅极层的顶部表面低于所述第一介质层的顶部表面，并在所述第一介质层内形成栅极覆盖开口。
[0023]可选的，所述覆盖层在封闭所述隔离开口顶部的过程中，还包括：在所述栅极覆盖开口内形成所述覆盖层。
[0024]可选的，所述覆盖层的形成工艺包括：化学气相沉积工艺。
[0025]可选的，部分所述第一功函数层位于栅极开口侧壁表面。
[0026]可选的，所述栅极结构还包括：位于所述栅极开口侧壁表面和底部表面的第二功函数层，所述第一功函数层位于所述第二功函数层表面。
[0027]可选的，所述第一介质层的形成方法包括：在所述衬底上形成伪栅结构，所述伪栅结构横跨所述沟道层；在所述伪栅结构侧壁形成侧墙；在所述衬底上形成所述第一介质层，所述第一介质层覆盖所述伪栅结构和所述侧墙的侧壁，且所述第一介质层暴露出所述伪栅结构的顶部表面；去除所述伪栅结构，以使所述第一介质层内具有所述栅极开口。
[0028]可选的，在所述沟道层内形成源漏掺杂层的方法包括：以所述伪栅结构和所述侧墙为掩膜刻蚀所述沟道层，在所述沟道层内形成源漏开口；在所述源漏开口内形成所述源漏掺杂层。
[0029]可选的，在形成所述源漏掺杂层之后，还包括：在所述第一介质层内形成源漏导电层，所述源漏导电层与所述源漏掺杂层电连接。
[0030]可选的，在形成所述源漏导电层之前，还包括：在所述第一介质层内形成源漏电接触层，所述源漏电接触层位于所述源漏掺杂层上，所述源漏导电层位于所述源漏电接触层上。
[0031]可选的，在形成所述源漏导电层的过程中，还包括：形成栅极导电层，所述栅极导
电层与所述栅极层电连接。
[0032]可选的，所述源漏导电层和所述栅极导电层的形成方法包括：在所述第一介质层和所述栅极结构上形成第二介质层；在所述第一介质层和所述第二介质层内形成源漏导电开口、以及在所述第二介质层内形成栅极导电开口；在所述源漏导电开口内形成所述源漏导电层，以及在所述栅极导电开口内形成所述栅极导电层。
[0033]可选的，在所述源漏导电开口内形成所述源漏导电层、以及所述栅极导电开口内形成所述栅极导电层的方法包括：在所述源漏导电开口和所述栅极导电开口内、以及所述第二介质层的顶部表面形成导电材料层；对所述导电材料层进行平坦化处理，直至暴露出所述第二介质层的顶部表面为止，形成所述源漏导电层和所述栅极导电层。
[0034]可选的，在形成所述第二介质层之前，还包括：在所述第一介质层和所述栅极结构上形成刻蚀停止层，所述第二介质层本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构，其特征在于，包括：衬底，所述衬底包括基底以及位于所述基底上的沟道层；位于所述衬底上的第一介质层，所述第一介质层内具有栅极开口，所述栅极开口暴露出所述沟道层；位于所述栅极开口内的栅极结构，所述栅极结构横跨所述沟道层，所述栅极结构包括第一功函数层、以及位于所述第一功函数层上的栅极层，所述第一功函数层的顶部表面低于所述栅极层的顶部表面；位于所述栅极结构两侧沟道层内的源漏掺杂层；位于所述栅极层和所述栅极开口侧壁之间的隔离开口，所述隔离开口底部暴露出所述第一功函数层；覆盖层，所述覆盖层封闭所述隔离开口顶部以构成空腔。2.如权利要求1所述半导体结构，其特征在于，部分所述第一功函数层位于所述栅极开口侧壁表面。3.如权利要求1所述半导体结构，其特征在于，所述隔离开口的深宽比的范围为：7:1～9:1。4.如权利要求1所述半导体结构，其特征在于，所述栅极结构还包括：位于所述栅极开口侧壁表面和底部表面的第二功函数层，所述第一功函数层位于所述第二功函数层表面。5.如权利要求1所述半导体结构，其特征在于，所述栅极层的顶部表面低于所述第一介质层的顶部表面。6.如权利要求5所述半导体结构，其特征在于，还包括：位于所述第一介质层内的栅极覆盖开口，所述栅极覆盖开口暴露出所述栅极层，且所述覆盖层还位于所述栅极覆盖开口内。7.如权利要求1所述半导体结构，其特征在于，还包括：位于所述第一介质层内的源漏导电层，所述源漏导电层与所述源漏掺杂层电连接。8.如权利要求7所述半导体结构，其特征在于，还包括：位于所述第一介质层内的源漏电接触层，所述源漏电接触层位于所述源漏掺杂层上，所述源漏导电层位于所述源漏电接触层上。9.如权利要求1所述半导体结构，其特征在于，还包括：栅极导电层，所述栅极导电层与所述栅极层电连接。10.如权利要求9所述半导体结构，其特征在于，还包括：位于所述第一介质层和所述栅极结构上的刻蚀停止层；位于所述刻蚀停止层上的第二介质层；所述栅极导电层位于所述第二介质层内。11.如权利要求10所述半导体结构，其特征在于，所述第一介质层和所述第二介质层材料相同或不相同。12.如权利要求1所述半导体结构，其特征在于，所述沟道层包括：鳍、若干层垂直堆叠的纳米线或若干层垂直堆叠的纳米片。13.一种半导体结构的形成方法，其特征在于，包括：提供衬底，所述衬底包括基底以及位于所述基底上的沟道层；在所述沟道层内形成源漏掺杂层；
在所述衬底上形成第一介质层，所述第一介质层内具有栅极开口，所述栅极开口暴露出所述沟道层；在所述栅极开口内形成初始栅极结构，所述初始栅极结构横跨所述沟道层，所述初始栅极结构包括位于所述栅极开口侧壁表面和底部表面的初始第一功函数层、以及位于所述初始第一功函数层表面的栅极层；去除部分所述初始第一功函数层，形成第一功函数层和栅极结构，所述栅极结构包括所述第一功函数层、以及位于所述第一功函数层上的栅极层，所述第一功函数层的顶部表面低于所述栅极层的顶部表面，在所述栅极层和所述栅极开口侧壁之间具有隔离开口，所述隔离开口底部暴露出所述第一功函数层；形成覆盖层封闭所述隔离开口顶部以构成空腔。14.如权利要求13所述半导体结构的形成方法，其特征在于，去除部分所述初始第一功函数层的工艺包括：干法刻蚀工艺。15.如权利要求14所述半导体结构的形成方法，其特征在于，干法刻蚀工艺的刻蚀气体包括：Cl2和BCl3。16.如权利要求13所述半导...

【专利技术属性】
技术研发人员：涂武涛，陈建，柯星，
申请(专利权)人：中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：