快速选择输出的现场可编程门阵列芯片与设置方法技术

本申请公开了一种快速选择连接外部测试仪器的现场可编程门阵列芯片，包含：多个功能模块，分别包含提供不同功能的逻辑电路与多个输出；选择器结构，包含M级的选择器，每一个选择器包含多个输入埠与一个选择器输出，多个功能模块的多个输出分别连接到M级的选择器的多个输入埠之一，其中第i级选择器的输出连接到第i

【技术实现步骤摘要】
快速选择输出的现场可编程门阵列芯片与设置方法


[0001]本申请属于现场可编程门阵列(Field programmable gate array，FPGA)领域，涉及利用FPGA外部的测试仪器快速检测被测装置的方法。

技术介绍

[0002]在FPGA原型验证阶段，经常有需要用外部的测试仪器(例如示波器或者逻辑分析仪)查看并分析端口信号或焊垫(pad)上波形。在FPGA内的被测装置(device under test，DUT)可能具有不同的硅产品知识产权(silicon intellectual property，SIP，以下简称为IP)的多个模块，需要对不同的IP的输出端口的信号进行外部测试。在调试时，也可能需要根据调试状态，经常变换查看不同的端口信号，频繁的切换，给测试带来不便。
[0003]请参考图1A所示，其为现有技术中利用外部的测试仪器对FPGA进行验证的系统100的方块示意图。在图1A的验证系统100当中，包含一个FPGA芯片110。在FPGA芯片当中，烧录有一个被测装置120。该被测装置120可以包含不同的IP模块。如图1A所示，该被测装置120包含了三个IP模块，分别是第一知识产权模块121、第二知识产权模块122、第三知识产权模块123。
[0004]每一个知识产权模块可以具备特定的一或多个功能。在本申请当中，也可以将具有某些相关功能的逻辑电路模块，称为功能模块。虽然知识产权模块的定义可能更加具体化，其实施方式也可能已经针对芯片制造厂的设备与制程做出特化，但申请人认为本领域普通技术人员可以理解到，在FPGA芯片的知识产权模块与功能模块是可以互通、互用、互换的，都指涉具有某些功能的逻辑电路模块。
[0005]要测试具有某些功能的逻辑电路模块，必然需要将该模块的某一个或某些输出信号引出到FPGA芯片之外，连接到测试仪器进行调试。如图1A所示，FPGA芯片110内部具有一个以上的用于物理测试端口(port)130，该端口130可以透过焊垫与管脚(pin)，连接到FPGA芯片110外部的测试仪器140。
[0006]在图1A所示的验证系统100当中，测试人员所欲测试的是第一知识产权模块121的输出信号，因此将该第一知识产权模块121的输出连接到用于物理测试该端口130。然而，当测试人员想要改测第二知识产权模块122的输出信号时，必须透过重新烧录来调整端口130所连接的输出信号。
[0007]如图1B所示，其为现有技术中利用外部的测试仪器对FPGA进行验证的系统100的方块示意图。从图1A改换成图1B的连接方式，需要放弃原有的部分端口信号，且变更一次需要重新综合成生FPGA bit文件，根据FPGA芯片的不同规模，短则数小时，长则十几小时，时间成本也较大。
[0008]由于调试需要频繁地烧录FPGA芯片，因此亟需一种在不修改原有各功能模块连接逻辑的基础上，就可以透过设置指令引导被测装置内部的输出信号接到外部的测试仪器，以便观察其输出信号的波形、时序和/或分析其逻辑状态。

技术实现思路

[0009]本申请是为了解决现有技术中的不足而提出的一种快速选择输出以连接外部测试仪器的FPGA芯片，目的是在不修改原有各功能模块连接逻辑的基础上，就可以透过设置指令引导被测装置内部的输出信号接到外部的测试仪器，以便观察其输出信号的波形、时序和/或分析其逻辑状态。
[0010]为了实现上述目的，本申请采用了如下技术方案：根据本申请实施例，提供一种快速选择连接外部测试仪器的FPGA芯片，其特征在于，包含：用于连接该FPGA芯片外部的测试仪器的物理测试端口；多个功能模块，分别包含提供不同功能的逻辑电路与多个输出；选择器结构，包含M级的选择器，每一个该选择器包含多个输入埠与一个选择器输出，每一个该选择器根据选择输入信号将该多个输入埠之一连接到该选择器输出，该多个功能模块的该多个输出分别连接到该M级的选择器的该多个输入埠之一，其中第i级选择器的输出连接到第i
‑
1级选择器的该多个输入埠之预设输入埠，其中1<i<=M，i与M分别为正整数，其中第1级选择器的该输出连接到该物理测试端口；串行接口模块，用于连接该FPGA芯片外部的串行通信终端；以及选择器控制模块，连接该串行接口模块与该M级的选择器，用于自该串行接口模块接收来自该串行通信终端的连接指令；以及根据该连接指令，选择该M级的选择器的所有该输入埠的其中之一，透过该物理测试端口连接到该测试仪器。
[0011]较佳地，为了持续输出信号至该测试仪器，其特征在于，其中该第1级选择器的致能输入信号固定连接到表示启动的电位。
[0012]较佳地，为了方便设置选择器的选择输入信号，其特征在于，其中该选择器控制模块更包含对应到每一个该选择器的选择信号寄存器，每一个该选择器的该选择输入信号是来自于所对应的该选择信号寄存器的内容。
[0013]较佳地，为了简化选择器结构的设计，其特征在于，其中每一个该选择器都具有N个该输入埠，N为大于1的正整数。
[0014]较佳地，为了适应不同形式的连接指令，其特征在于，其中该连接指令包含指定所有该输入埠其中的第x个输入埠，该选择器控制模块选择该第1级至第k
‑
1级选择器的该预设输入埠与该第k级选择器的第j个输入埠，其中1<k<=M，k为正整数，k为x除以N的商数，j为x除以N的余数。
[0015]较佳地，为了让每一个功能模块对应到一个选择器，其特征在于，其中该多个功能模块中的第x个功能模块的该多个输出分别连接到该M级的选择器中的第x个选择器的该多个输入埠，其中1<=x<=M，x为正整数。
[0016]较佳地，为了适应不同形式的连接指令，其特征在于，其中该连接指令包含指定该多个功能模块中的第k个功能模块的第j个输出，该选择器控制模块选择该第1级至第k
‑
1级选择器的该预设输入埠与该第k级选择器的第j个输入埠，其中1<k<=M，k为正整数，j为正整数。
[0017]较佳地，为了适应不同的功能模块具有不同数量的输出，其特征在于，其中上述的第i级选择器具有N
i
个该输入埠，第j级选择器具有N
j
个该输入埠，其中i不等于j，N
i
不等于N
j
，1<=j<=M，j为正整数，N
i
、N
j
为大于1的正整数。
[0018]较佳地，为了确保测试仪器不会在选择的期间收到错误的输出信号，其特征在于，
其中该选择器控制模块在选择该M级的选择器的该多个输入埠的其中之一之前，先将该M级的选择器分别对应的致能输入信号设置为关闭；以及该选择器控制模块在选择该M级的选择器的该多个输入埠的其中之一之后，将该第1级至该第k级选择器分别对应的致能输入信号设置为启动。
[0019]较佳地，为了方便设本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种快速选择输出以连接外部测试仪器的FPGA芯片，其特征在于，包含：用于连接该FPGA芯片外部的测试仪器的物理测试端口；多个功能模块，分别包含提供不同功能的逻辑电路与多个输出；选择器结构，包含M级的选择器，每一个该选择器包含多个输入埠与一个选择器输出，每一个该选择器根据选择输入信号将该多个输入埠之一连接到该选择器输出，该多个功能模块的该多个输出分别连接到该M级的选择器的该多个输入埠之一，其中第i级选择器的输出连接到第i
‑
1级选择器的该多个输入埠之预设输入埠，其中1<i<=M，i与M分别为正整数，其中第1级选择器的该输出连接到该物理测试端口；串行接口模块，用于连接该FPGA芯片外部的串行通信终端；以及选择器控制模块，连接该串行接口模块与该M级的选择器，用于：自该串行接口模块接收来自该串行通信终端的连接指令；以及根据该连接指令，选择该M级的选择器的所有该输入埠的其中之一，透过该物理测试端口连接到该测试仪器。2.如权利要求1所述的FPGA芯片，其特征在于，其中该第1级选择器的致能输入信号固定连接到表示启动的电位，其中该选择器控制模块更包含对应到每一个该选择器的选择信号寄存器，每一个该选择器的该选择输入信号是来自于所对应的该选择信号寄存器的内容。3.如权利要求1所述的FPGA芯片，其特征在于，其中每一个该选择器都具有N个该输入埠，N为大于1的正整数，其中该连接指令包含指定所有该输入埠其中的第x个输入埠，该选择器控制模块选择该第1级至第k
‑
1级选择器的该预设输入埠与该第k级选择器的第j个输入埠，其中1<k<=M，k为正整数，k为x除以N的商数，j为x除以N的余数。4.如权利要求1所述的FPGA芯片，其特征在于，其中该多个功能模块中的第x个功能模块的该多个输出分别连接到该M级的选择器中的第x个选择器的该多个输入埠，其中1<=x<=M，x为正整数。5.如权利要求1所述的FPGA芯片，其特征在于，其中该连接指令包含指定该多个功能模块中的第k个功能模块的第j个输出，该选择器控制模块选择该第1级至第k
‑
1级选择器的该预设输入埠与该第k级选择器的第j个输入埠，其中1<k<=M，k为正整数，j为正整数，其中该选择器控制模块在选择该M级的选择器的该多个输入埠的其中之一之前，先将该M级的选择器分别对应的致能输入信号设置为关闭；以及该选择器控制模块在选择该M级的选择器的该多个输入埠的其中之一之后，将该第1级至该第k级选择器分别对应的致能输入信号设置为启动，其中该选择器控制模块更包含对应到每一个该选择器的致能信号寄存器，每一个该选择器的该致能输入信号是来自于所对应的该致能信号寄存器的内容。6.如权利要求1所述的FPGA芯片，其特征在于，其中上述的第i级选择器具有N
i
个该输入埠，第j级选择器具有N
j
个该输入埠，其中i不等于j，N
i
不等于N
j
，1<=j<=M，j为正整数，N
i
、N...

【专利技术属性】
技术研发人员：李新兵，杜福建，
申请(专利权)人：上海芯联芯智能科技有限公司，
类型：发明
国别省市：