一种判决反馈均衡器制造技术

本发明专利技术提供了一种判决反馈均衡器，通过抽头系数元件预先计算出四个可能输出的结果，而后通过处理判决后由四选一多路复用器输出最终的目标判决结果，进而提高了判决反馈均衡器的运行频率，降低了其功耗。降低了其功耗。降低了其功耗。

【技术实现步骤摘要】
一种判决反馈均衡器


[0001]本专利技术涉及微电子
，更为具体地说，涉及一种判决反馈均衡器。

技术介绍

[0002]随着串口数据率达到56Gbs乃至112Gbs时，传统的NRZ方式由于信道损耗过大，并且普通的均衡方式对于恢复信号越发的困难。对此，PAM4方式开始取代NRZ成为了主流的编码方式。PAM4同样带来了巨大的挑战，首先便是高频，高速的码率对于传统的模拟均衡方式是一个巨大的挑战，因此ADC+DSP的均衡方案开始应运而出。而判决反馈均衡器(Decision Feedback Equalizers，DFE)是SERDES接收器中的DSP中用来补偿符号间干扰(Inter Symbol Interference，ISI)的常见的均衡器。现有的判决反馈均衡器有待改进。

技术实现思路

[0003]有鉴于此，本专利技术提供了一种判决反馈均衡器，有效解决了现有技术存在的技术问题，提高了判决反馈均衡器的运行频率，降低了其功耗。
[0004]为实现上述目的，本专利技术提供的技术方案如下：
[0005]一种判决反馈均衡器，包括：第一支路至第N支路，第j支路接入第j输入数据，N为大于或等于2的整数，j为大于0且小于或等于N的整数，所述第j支路包括：
[0006]抽头系数元件，所述抽头系数元件用于调取1
‑
tap的抽头系数，且将所述抽头系数分别与PAM4信号的第一电平数据至第四电平数据相乘后，输出第一结果至第四结果，其中，所述抽头系数与第i电平数据相乘得到第i结果，i为大于或等于1且小于或等于4的整数；
[0007]求和元件，所述求和元件用于将所述第j输入数据与所述第i结果求和后，输出第i求和结果；
[0008]判决元件，所述判决元件用于对所述第i求和结果进行判决后，输出第i判决结果；
[0009]四选一多路复用器，所述第k支路的四选一多路复用器用于根据第k+1支路的四选一多路复用器的输出，自所述第k支路的第一判决结果至第四判决结果中选择目标判决结果输出，其中，第N支路的四选一多路复用器用于根据第一支路的四选一多路复用器的输出，自所述第N支路的第一判决结果至第四判决结果中选择目标判决结果输出，k为大于或等于1且小于N的整数。
[0010]可选的，包括：第一寄存器，所述第一寄存器用于存储1
‑
tap的所述抽头系数，且所述抽头系数元件自所述第一寄存器调取所述抽头系数。
[0011]可选的，包括：第二寄存器，所述第二寄存器用于存储所述求和元件输出的所述第i求和结果，且所述判决元件自所述第二寄存器获取所述第i求和结果。
[0012]可选的，包括：第三寄存器，所述第三寄存器用于存储所述判决元件输出的所述第i判决结果，且所述四选一多路复用器自所述第三寄存器获取所述第i判决结果。
[0013]可选的，包括：第四寄存器，所述第四寄存器用存储所述四选一多路复用器输出的所述目标判决结果。
[0014]可选的，N为32。
[0015]可选的，所述判决元件参考所述PAM4信号的眼图中至少一个周期时间内三个眼睛各自相应平均值，对所述第i求和结果进行判决后输出所述第i判决结果。
[0016]可选的，所述判决元件根据以下公式对相应求和结果进行判决后输出相应判决结果：
[0017]第一判决结果＝2*下均值
‑
第二判决结果；
[0018]所述第二判决结果＝(下均值+中间均值)/2；
[0019]第三判决结果＝(上均值+中间均值)/2；
[0020]第四判决结果＝2*上均值
‑
所述第三判决结果；
[0021]其中，所述上均值为所述PAM4信号的眼图中上眼睛相应平均值，所述中间均值为所述PAM4信号的眼图中中间眼睛相应平均值，所述下均值为所述PAM4信号的眼图中下眼睛相应平均值。
[0022]可选的，所述中间均值的获取过程包括：将所述第j数据经过第j积分器处理后得到第j初始中间值；对第一初始中间值至第N初始中间值进行求和求平均后得到所述中间均值；
[0023]所述上均值的获取过程包括：判断出所述第j数据大于或等于所述中间均值时，将所述第j数据经过所述第j积分器处理后得到第j初始上值；对所有初始上值进行求和求平均后得到所述上均值；
[0024]所述下均值的获取过程包括：判断出所述第j数据小于所述中间均值时，将所述第j数据经过所述第j积分器处理后得到第j初始下值；对所有初始下值进行求和求平均后得到所述下均值。
[0025]可选的，所述第j积分器包括：加法器、触发器、第一乘法器和第二乘法器；
[0026]所述加法器的第一输入端接入所述第j输入数据，所述加法器的第二输入端接入所述第二乘法器的输出端；
[0027]所述触发器的第一输入端接入所述加法器的输出端，所述触发器的第二输入端接入所述触发器的输出端，所述第二乘法器的输入端接入所述触发器的输出端，所述触发器用于将所述加法器的输出信号和所述触发器的输出信号相加并延迟一个码元输出；
[0028]所述第一乘法器的输入端接入所述触发器的输出端，所述第一乘法器的输出端为所述第j积分器的输出端，所述第一乘法器和所述第二乘法器用于调整接入信号的带宽。
[0029]相较于现有技术，本专利技术提供的技术方案至少具有以下优点：
[0030]本专利技术提供了一种判决反馈均衡器，包括：第一支路至第N支路，第j支路接入第j输入数据，N为大于或等于2的整数，j为大于0且小于或等于N的整数，所述第j支路包括：抽头系数元件，所述抽头系数元件用于调取1
‑
tap的抽头系数，且将所述抽头系数分别与PAM4信号的第一电平数据至第四电平数据相乘后，输出第一结果至第四结果，其中，所述抽头系数与第i电平数据相乘得到第i结果，i为大于或等于1且小于或等于4的整数；求和元件，所述求和元件用于将所述第j输入数据与所述第i结果求和后，输出第i求和结果；判决元件，所述判决元件用于对所述第i求和结果进行判决后，输出第i判决结果；四选一多路复用器，所述第k支路的四选一多路复用器用于根据第k+1支路的四选一多路复用器的输出，自所述第k支路的第一判决结果至第四判决结果中选择目标判决结果输出，其中，第N支路的四选
一多路复用器用于根据第一支路的四选一多路复用器的输出，自所述第N支路的第一判决结果至第四判决结果中选择目标判决结果输出，k为大于或等于1且小于N的整数。
[0031]由上述内容可知，本专利技术提供的技术方案，通过抽头系数元件预先计算出四个可能输出的结果，而后通过处理判决后由四选一多路复用器输出最终的目标判决结果，进而提高了判决反馈均衡器的运行频率，降低了其功耗。
附图说明
[0032]为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的实施例，对于本领域普通技术人员来讲，在不付出创造本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种判决反馈均衡器，其特征在于，包括：第一支路至第N支路，第j支路接入第j输入数据，N为大于或等于2的整数，j为大于0且小于或等于N的整数，所述第j支路包括：抽头系数元件，所述抽头系数元件用于调取1
‑
tap的抽头系数，且将所述抽头系数分别与PAM4信号的第一电平数据至第四电平数据相乘后，输出第一结果至第四结果，其中，所述抽头系数与第i电平数据相乘得到第i结果，i为大于或等于1且小于或等于4的整数；求和元件，所述求和元件用于将所述第j输入数据与所述第i结果求和后，输出第i求和结果；判决元件，所述判决元件用于对所述第i求和结果进行判决后，输出第i判决结果；四选一多路复用器，所述第k支路的四选一多路复用器用于根据第k+1支路的四选一多路复用器的输出，自所述第k支路的第一判决结果至第四判决结果中选择目标判决结果输出，其中，第N支路的四选一多路复用器用于根据第一支路的四选一多路复用器的输出，自所述第N支路的第一判决结果至第四判决结果中选择目标判决结果输出，k为大于或等于1且小于N的整数。2.根据权利要求1所述的判决反馈均衡器，其特征在于，包括：第一寄存器，所述第一寄存器用于存储1
‑
tap的所述抽头系数，且所述抽头系数元件自所述第一寄存器调取所述抽头系数。3.根据权利要求1所述的判决反馈均衡器，其特征在于，包括：第二寄存器，所述第二寄存器用于存储所述求和元件输出的所述第i求和结果，且所述判决元件自所述第二寄存器获取所述第i求和结果。4.根据权利要求1所述的判决反馈均衡器，其特征在于，包括：第三寄存器，所述第三寄存器用于存储所述判决元件输出的所述第i判决结果，且所述四选一多路复用器自所述第三寄存器获取所述第i判决结果。5.根据权利要求1所述的判决反馈均衡器，其特征在于，包括：第四寄存器，所述第四寄存器用存储所述四选一多路复用器输出的所述目标判决结果。6.根据权利要求1所述的判决反馈均衡器，其特征在于，N为32。7.根据权利要求1所述的判决反馈均衡器，其特征在于，所述判决元件参考所述PAM...

【专利技术属性】
技术研发人员：郑旭强，刘敏，吴旦昱，周磊，武锦，刘新宇，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：