一种时钟数据恢复电路、处理芯片、显示设备制造技术

本申请实施例提供了一种时钟数据恢复电路、处理芯片、显示设备。时钟数据恢复电路包括：压控延迟线、锁定检测器、调节电路和电荷泵及滤波器电路；调节电路，被配置为实时接收压控延迟线输出的延迟时钟，比较参考时钟和当前延迟时钟的相位，并基于参考时钟与当前延迟时钟的相位比较结果和锁定信号，输出第一控制信号和第二控制信号给电荷泵及滤波器电路；其中：若参考时钟的相位领先延迟时钟的相位，第一控制信号包括有效电平，用于增大电荷泵及滤波器电路输出到压控延迟线的控制电压；若参考时钟的相位落后延迟时钟的相位，第二控制信号包括有效电平，用于降低电荷泵及滤波器电路输出到压控延迟线的控制电压。出到压控延迟线的控制电压。出到压控延迟线的控制电压。

【技术实现步骤摘要】
一种时钟数据恢复电路、处理芯片、显示设备


[0001]本申请涉及光通信和集成电路
，具体而言，本申请涉及一种时钟数据恢复电路、处理芯片、显示设备。

技术介绍

[0002]对于高速的串行总线来说，一般情况下都是通过数据编码把时钟信息嵌入到传输的数据流里，然后在接收端通过时钟恢复把时钟信息提取出来，并用这个恢复出来的时钟对数据进行采样，因此，时钟数据恢复电路(Clock and Data Recovery，CDR)对于高速串行信号的传输和接收至关重要。
[0003]时钟数据恢复电路作用即是根据参考时钟，把时钟从数据信号中提取出来，然后将恢复时钟用于对接收数据进行重定时，得到符合规范的数据接收结果，但目前的时钟数据恢复电路存在采样裕度不足的问题。

技术实现思路

[0004]本申请针对现有方式的缺点，提出一种时钟数据恢复电路、处理芯片、显示设备，用以解决现有技术存在的采样裕度不足的问题。
[0005]第一个方面，本申请实施例提供了一种时钟数据恢复电路，包括压控延迟线、锁定检测器、调节电路和电荷泵及滤波器电路，所述压控延迟线、所述锁定检测器和所述调节电路均用于接收参考时钟；
[0006]所述压控延迟线分别与所述锁定检测器、所述调节电路和所述电荷泵及滤波器电路连接，所述调节电路分别与所述锁定检测器和所述电荷泵及滤波器电路连接；
[0007]所述锁定检测器，被配置为实时接收所述压控延迟线输出的采样时钟，基于接收到的所述参考时钟和当前的各个采样时钟，输出未锁定信号或锁定信号；r/>[0008]所述调节电路，被配置为实时接收所述压控延迟线输出的延迟时钟，比较所述参考时钟和当前延迟时钟的相位，并基于所述参考时钟与当前延迟时钟的相位比较结果和所述锁定信号，输出第一控制信号和第二控制信号给所述电荷泵及滤波器电路；其中：
[0009]若所述参考时钟的相位领先所述延迟时钟的相位，所述第一控制信号包括有效电平，用于增大所述电荷泵及滤波器电路输出到所述压控延迟线的控制电压；若所述参考时钟的相位落后所述延迟时钟的相位，所述第二控制信号包括有效电平，用于降低所述电荷泵及滤波器电路输出到所述压控延迟线的控制电压。
[0010]可选地，所述调节电路，还被配置为基于所述参考时钟与当前延迟时钟的相位比较结果和所述未锁定信号，输出第三控制信号和第四控制信号给所述电荷泵及滤波器电路；其中：
[0011]所述第三控制信号和所述第四控制信号均包括有效电平，若所述参考时钟的相位领先所述延迟时钟的相位，所述第三控制信号的有效电平的脉冲宽度大于所述第四控制信号的有效电平的脉冲宽度；若所述参考时钟的相位落后所述延迟时钟的相位，所述第三控
制信号的有效电平的脉冲宽度小于所述第四控制信号的有效电平的脉冲宽度。
[0012]可选地，所述调节电路包括：
[0013]鉴频鉴相器，被配置为接收所述参考时钟和所述压控延迟线输出的延迟时钟，比较所述参考时钟和当前延迟时钟的相位，基于所述参考时钟与当前延迟时钟的相位比较结果，输出第五控制信号和第六控制信号；其中：所述第五控制信号和所述第六控制信号均包括有效电平，若所述参考时钟的相位领先所述延迟时钟的相位，所述第五控制信号的有效电平的脉冲宽度大于所述第六控制信号的有效电平的脉冲宽度；若所述参考时钟的相位落后所述延迟时钟的相位，所述第五控制信号的有效电平的脉冲宽度小于所述第六控制信号的有效电平的脉冲宽度；
[0014]控制电路，被配置为接收所述参考时钟和所述压控延迟线输出的延迟时钟，比较所述参考时钟和当前延迟时钟的相位，基于所述参考时钟与当前延迟时钟的相位比较结果和所述锁定信号，输出第七控制信号和第八控制信号；以及，基于所述参考时钟与当前延迟时钟的相位比较结果和所述未锁定信号，输出第九控制信号和第十控制信号；
[0015]第一逻辑电路，被配置为基于接收到的所述第五控制信号和所述第七控制信号，输出第一控制信号；以及基于接收到的所述第六控制信号和所述第八控制信号，输出第二控制信号；以及基于接收到的所述第五控制信号和所述第九控制信号，输出第三控制信号；以及基于接收到的所述第六控制信号和所述第十控制信号，输出第四控制信号。
[0016]可选地，所述控制电路包括：
[0017]鉴相器，被配置为接收所述参考时钟和所述压控延迟线输出的延迟时钟，比较所述参考时钟和当前延迟时钟的相位，基于所述参考时钟与当前延迟时钟的相位比较结果，输出第十一控制信号；其中：若所述参考时钟的相位领先所述延迟时钟的相位，所述第十一控制信号的电平由高电平跳变为低电平；若所述参考时钟的相位落后所述延迟时钟的相位，所述第十一控制信号的电平由低电平跳变为高电平；
[0018]第二逻辑电路，被配置为基于接收到的所述第十一控制信号和所述锁定信号，输出第七控制信号和第八控制信号；以及基于接收到的所述第十一控制信号和所述未锁定信号，输出第九控制信号和第十控制信号。
[0019]可选地，所述未锁定信号为低电平信号，所述锁定信号为高电平信号；
[0020]所述第一控制信号的有效电平、所述第二控制信号的有效电平、所述第三控制信号的有效电平、所述第四控制信号的有效电平均为高电平；
[0021]所述第三控制信号和所述第五控制信号的脉冲宽度相等，且相位相同；
[0022]所述第四控制信号和所述第六控制信号的脉冲宽度相等，且相位相同。
[0023]可选地，所述第一逻辑电路包括第一与门和第二与门；
[0024]所述第一与门的输入端分别与所述鉴频鉴相器和所述控制电路连接，输出端与所述电荷泵及滤波器电路连接，当所述锁定检测器输出锁定信号时，用于接收所述鉴频鉴相器输出的所述第五控制信号和所述控制电路输出的所述第七控制信号，输出所述第一控制信号给所述电荷泵及滤波器电路；以及当所述锁定检测器输出未锁定信号时，用于接收所述鉴频鉴相器输出的所述第五控制信号和所述控制电路输出的所述第九控制信号，输出所述第三控制信号给所述电荷泵及滤波器电路；
[0025]所述第二与门的输入端分别与所述鉴频鉴相器和所述控制电路连接，输出端与所
述电荷泵及滤波器电路连接，当所述锁定检测器输出锁定信号时，用于接收所述鉴频鉴相器输出的所述第六控制信号和所述控制电路输出的所述第八控制信号，输出所述第二控制信号给所述电荷泵及滤波器电路；以及当所述锁定检测器输出未锁定信号时，用于接收所述鉴频鉴相器输出的所述第六控制信号和所述控制电路输出的所述第十控制信号，输出所述第四控制信号给所述电荷泵及滤波器电路。
[0026]可选地，所述第二逻辑电路包括第一与非门、第二与非门和反相器；
[0027]所述第一与非门的输入端分别连接所述鉴相器和所述锁定检测器，输出端与所述第一逻辑电路连接，用于接收所述鉴相器输出的所述第十一控制信号和所述锁定检测器输出的所述锁定信号，输出所述第七控制信号给所述第一逻辑电路；以及接收所述鉴相器输出的所述第十一控制信号和所述锁定检测器输出的所述未锁定信号，输出所述本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种时钟数据恢复电路，其特征在于，包括：压控延迟线、锁定检测器、调节电路和电荷泵及滤波器电路，所述压控延迟线、所述锁定检测器和所述调节电路均用于接收参考时钟；所述压控延迟线分别与所述锁定检测器、所述调节电路和所述电荷泵及滤波器电路连接，所述调节电路分别与所述锁定检测器和所述电荷泵及滤波器电路连接；所述锁定检测器，被配置为实时接收所述压控延迟线输出的采样时钟，基于接收到的所述参考时钟和当前的各个采样时钟，输出未锁定信号或锁定信号；所述调节电路，被配置为实时接收所述压控延迟线输出的延迟时钟，比较所述参考时钟和当前延迟时钟的相位，并基于所述参考时钟与当前延迟时钟的相位比较结果和所述锁定信号，输出第一控制信号和第二控制信号给所述电荷泵及滤波器电路；其中：若所述参考时钟的相位领先所述延迟时钟的相位，所述第一控制信号包括有效电平，用于增大所述电荷泵及滤波器电路输出到所述压控延迟线的控制电压；若所述参考时钟的相位落后所述延迟时钟的相位，所述第二控制信号包括有效电平，用于降低所述电荷泵及滤波器电路输出到所述压控延迟线的控制电压。2.根据权利要求1所述的时钟数据恢复电路，其特征在于，所述调节电路，还被配置为基于所述参考时钟与当前延迟时钟的相位比较结果和所述未锁定信号，输出第三控制信号和第四控制信号给所述电荷泵及滤波器电路；其中：所述第三控制信号和所述第四控制信号均包括有效电平，若所述参考时钟的相位领先所述延迟时钟的相位，所述第三控制信号的有效电平的脉冲宽度大于所述第四控制信号的有效电平的脉冲宽度；若所述参考时钟的相位落后所述延迟时钟的相位，所述第三控制信号的有效电平的脉冲宽度小于所述第四控制信号的有效电平的脉冲宽度。3.根据权利要求2所述的时钟数据恢复电路，其特征在于，所述调节电路包括：鉴频鉴相器，被配置为接收所述参考时钟和所述压控延迟线输出的延迟时钟，比较所述参考时钟和当前延迟时钟的相位，基于所述参考时钟与当前延迟时钟的相位比较结果，输出第五控制信号和第六控制信号；其中：所述第五控制信号和所述第六控制信号均包括有效电平，若所述参考时钟的相位领先所述延迟时钟的相位，所述第五控制信号的有效电平的脉冲宽度大于所述第六控制信号的有效电平的脉冲宽度；若所述参考时钟的相位落后所述延迟时钟的相位，所述第五控制信号的有效电平的脉冲宽度小于所述第六控制信号的有效电平的脉冲宽度；控制电路，被配置为接收所述参考时钟和所述压控延迟线输出的延迟时钟，比较所述参考时钟和当前延迟时钟的相位，基于所述参考时钟与当前延迟时钟的相位比较结果和所述锁定信号，输出第七控制信号和第八控制信号；以及，基于所述参考时钟与当前延迟时钟的相位比较结果和所述未锁定信号，输出第九控制信号和第十控制信号；第一逻辑电路，被配置为基于接收到的所述第五控制信号和所述第七控制信号，输出第一控制信号；以及基于接收到的所述第六控制信号和所述第八控制信号，输出第二控制信号；以及基于接收到的所述第五控制信号和所述第九控制信号，输出第三控制信号；以及基于接收到的所述第六控制信号和所述第十控制信号，输出第四控制信号。4.根据权利要求3所述的时钟数据恢复电路，其特征在于，所述控制电路包括：鉴相器，被配置为接收所述参考时钟和所述压控延迟线输出的延迟时钟，比较所述参
考时钟和当前延迟时钟的相位，基于所述参考时钟与当前延迟时钟的相位比较结果，输出第十一控制信号；其中：若所述参考时钟的相位领先所述延迟时钟的相位，所述第十一控制信号的电平由高电平跳变为低电平；若所述参考时钟的相位落后所述延迟时钟的相位，所述第十一控制信号的电平由低电平跳变为高电平；第二逻辑电路，被配置为基于接收到的所述第十一控制信号和所述锁定信号，输出第七控制信号和第...

【专利技术属性】
技术研发人员：李东明，白东勋，南帐镇，
申请(专利权)人：合肥奕斯伟集成电路有限公司，
类型：发明
国别省市：