像素电路及显示面板制造技术

本申请公开了一种像素电路及显示面板，该像素电路包括第一发光控制晶体管、第一初始化晶体管、第一晶体管、发光器件以及第一电容，通过在第一发光控制晶体管与发光器件之间耦接第一晶体管、第一电容，使得流经第一初始化晶体管的复位电流与发光器件的自身电容无关而与第一电容相关，由于第一电容的电容量随时间的变化几乎可以忽略，这使得复位电流得以保持不变即不会随着发光器件自身电容的变化而变化，而复位电流作为流经第一发光控制晶体管的发光电流的一部分，因此，在复位电流、流经第一发光控制晶体管的发光电流保持不变的情况下，作为流经第一发光控制晶体管的发光电流的另一部分即流经发光器件的发光电流得以保持恒定。定。定。

【技术实现步骤摘要】
像素电路及显示面板


[0001]本申请涉及显示
，具体涉及一种像素电路及显示面板。

技术介绍

[0002]在像素电路中，发光器件的特性稳定程度是影响显示品质优劣的关键因子之一。随着像素电路或者显示面板的工作时长或者在高温高湿环境下工作时长的增加，发光器件的特性会发生变化，这通常会导致发光器件的亮度也会发生改变。

技术实现思路

[0003]本申请提供一种像素电路及显示面板，以缓解发光器件的亮度随自身特性的变化而改变的技术问题。
[0004]第一方面，本申请提供一种像素电路，该像素电路包括第一电源线、第二电源线、依次串联在第一电源线和第二电源线之间的驱动晶体管、第一发光控制晶体管和发光器件、第一节点、第一初始化线、第一电容以及第一晶体管，第一节点位于第一发光控制晶体管和发光器件之间；第一初始化线通过一第一初始化晶体管电连接至第一节点；第一电容连接于第一节点和一电位传输线之间；第一晶体管连接在第一节点和发光器件之间。
[0005]在其中一些实施方式中，第一发光控制晶体管的栅极与发光控制线连接，第一初始化晶体管的栅极与第一控制线连接，第一晶体管的栅极与第二控制线连接。
[0006]在其中一些实施方式中，电位传输线用于传输恒压信号。
[0007]在其中一些实施方式中，电位传输线为第一电源线、第一初始化线或者第二电源线中的一者。
[0008]在其中一些实施方式中，第一发光控制晶体管的沟道类型与第一晶体管的沟道类型相同，第二控制线为发光控制线。
[0009]在其中一些实施方式中，像素电路还包括驱动晶体管和第二初始化晶体管，驱动晶体管的源极或者漏极中的一个与第一发光控制晶体管的源极或者漏极中的一个连接，驱动晶体管的源极或者漏极中的另一个与第一电源线电连接；第二初始化晶体管的源极或者漏极中的一个与驱动晶体管的栅极连接，第二初始化晶体管的源极或者漏极中的另一个与第二初始化线连接，第二初始化晶体管的栅极与第三控制线连接；其中，电位传输线为第一电源线或者第二初始化线。
[0010]在其中一些实施方式中，像素电路还包括第二发光控制晶体管，第二发光控制晶体管的源极或者漏极中的一个与驱动晶体管的源极或者漏极中的另一个连接，第二发光控制晶体管的源极或者漏极中的另一个与第一电源线连接，第二发光控制晶体管的栅极与发光控制线或者第二控制线连接。
[0011]在其中一些实施方式中，在像素电路的写入阶段中，第一初始化线接收第一初始化信号，第一发光控制晶体管、第一晶体管均处于截止状态，第一初始化信号通过第一初始化晶体管传输至第一电容。
[0012]在其中一些实施方式中，在像素电路的发光阶段中，第一发光控制晶体管、第二发光控制晶体管、驱动晶体管以及第一晶体管导通，发光器件的自身电容中的电荷经第一晶体管流向第一电容。
[0013]第二方面，本申请提供一种显示面板，该显示面板包括多个上述实施方式中的像素电路。
[0014]在其中一些实施方式中，在同一显示面板中，不同像素电路中第一电容的电容量固定且相等。
[0015]本申请提供的像素电路及显示面板，通过在第一发光控制晶体管与发光器件之间耦接第一晶体管、第一电容，使得流经第一初始化晶体管的复位电流与发光器件的自身电容无关而与第一电容相关，由于第一电容的电容量随时间的变化几乎可以忽略，这使得复位电流得以保持不变即不会随着发光器件自身电容的变化而变化，而复位电流作为流经第一发光控制晶体管的发光电流的一部分，因此，在复位电流、流经第一发光控制晶体管的发光电流保持不变的情况下，作为流经第一发光控制晶体管的发光电流的另一部分即流经发光器件的发光电流得以保持恒定，进而能够减小或者避免发光器件自身电容的变化对其发光亮度的影响。
附图说明
[0016]下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其它有益效果显而易见。
[0017]图1为相关技术中像素电路的结构示意图。
[0018]图2为高温高湿前后低灰阶白画面的颜色差异对比示意图。
[0019]图3为高温高湿后不同颜色的发光器件的电容变化示意图。
[0020]图4为本申请实施例提供的像素电路的结构示意图。
[0021]图5为图1、图4所示像素电路的时序示意图。
[0022]图6为图4所示像素电路在图5的T1时段中的状态示意图。
[0023]图7为图4所示像素电路在图5的T2时段中的状态示意图。
[0024]图8为图4所示像素电路在图5的T3时段中的状态示意图。
具体实施方式
[0025]下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
[0026]图1为相关技术中像素电路的结构示意图，该像素电路包括驱动晶体管T1、第一发光控制晶体管T6、第二发光控制晶体管T5、第一初始化晶体管T7、第二初始化晶体管T4、写入晶体管T2、补偿晶体管T3、发光器件D1以及第二电容Cst。
[0027]第一电源线与第二电容Cst的一端、第二发光控制晶体管T5的源极或者漏极中的一个连接，第二发光控制晶体管T5的源极或者漏极中的另一个与驱动晶体管T1的源极或者漏极中的一个连接，驱动晶体管T1的源极或者漏极中的另一个与第一发光控制晶体管T6的
源极或者漏极中的一个连接，第一发光控制晶体管T6的源极或者漏极中的另一个与发光器件D1的阳极连接，发光器件D1的阴极与第二电源线连接，第一发光控制晶体管T6的栅极与第二发光控制晶体管T5的栅极、发光控制线连接，第二电容Cst的另一端与驱动晶体管T1的栅极连接。
[0028]第一初始化晶体管T7的源极或者漏极中的一个与发光器件D1的阳极连接，第一初始化晶体管T7的源极或者漏极中的另一个与第一初始化线连接，第一初始化晶体管T7的栅极与第一控制线连接。
[0029]第二初始化晶体管T4的源极或者漏极中的一个与驱动晶体管T1的栅极连接，第二初始化晶体管T4的源极或者漏极中的另一个与第二初始化线连接，第二初始化晶体管T4的栅极与第三控制线连接。
[0030]写入晶体管T2的源极或者漏极中的一个与驱动晶体管T1的源极或者漏极中的一个连接，写入晶体管T2的源极或者漏极中的另一个与数据线连接，写入晶体管T2的栅极与第一控制线连接。
[0031]补偿晶体管T3的源极或者漏极中的一个与驱动晶体管T1的源极或者漏极中的另一个连接，补偿晶体管T3的源极或者漏极中的另一个与驱动晶体管T1的栅极连接，补偿晶体管T3的栅极与第一控制线连接。
[0032]需要进行说明的是，第一电源线用于传输第一电源信号ELVDD，第二电源线用于传输第二电源信号ELVSS，第一电源信号ELVDD的电位高于第二电源信号ELVSS的电位。发光控制线用于本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种像素电路，其特征在于，所述像素电路包括：第一电源线；第二电源线；依次串联在所述第一电源线和所述第二电源线之间的驱动晶体管、第一发光控制晶体管和发光器件；第一节点，位于所述第一发光控制晶体管和所述发光器件之间；第一初始化线，通过一第一初始化晶体管电连接至所述第一节点；第一电容，连接于所述第一节点和一电位传输线之间；第一晶体管，连接在所述第一节点和所述发光器件之间。2.根据权利要求1所述的像素电路，其特征在于，所述第一发光控制晶体管的栅极与发光控制线连接，所述第一初始化晶体管的栅极与第一控制线连接，所述第一晶体管的栅极与第二控制线连接。3.根据权利要求1所述的像素电路，其特征在于，所述电位传输线用于传输恒压信号。4.根据权利要求1所述的像素电路，其特征在于，所述电位传输线为所述第一电源线、所述第一初始化线或者所述第二电源线中的一者。5.根据权利要求1所述的像素电路，其特征在于，所述第一发光控制晶体管的沟道类型与所述第一晶体管的沟道类型相同，所述第二控制线为所述发光控制线。6.根据权利要求1所述的像素电路，其特征在于，所述像素电路还包括第二初始化晶体管，所述第二初始化晶体管的源极或者漏极中的一个与所述驱动晶体管的栅极连接，所述第二初始化晶体管的源极或者漏极中的另一个与第二初始化线连接，所述...

【专利技术属性】
技术研发人员：王威，黄情，
申请(专利权)人：武汉华星光电半导体显示技术有限公司，
类型：发明
国别省市：