一种基于边界扫描JTAG测试系统技术方案

本发明专利技术公开了一种基于边界扫描的JTAG测试系统，包括：边界扫描测试控制器，包括：FPGA和外围芯片；所述外围芯片用于提供通信接口；所述FPGA包括：系统级芯片和JTAG控制模块；所述JTAG控制模块，其用于JTAG路由及JTAG信号输入输出控制；所述系统级芯片，其自所述通信接口接收边界扫描测试向量，其用于加载全部被测模块的边界扫描测试向量，在被测模块执行边界扫描测试后，回收边界扫描测试响应数据并通过所述通信接口传输数据进行故障诊断；执行测试时，边界扫描测试控制器通过TAP板连接被测模块。本发明专利技术能基于边界扫描能快速实现多用例在线测试和故障诊断，提高测试效率。提高测试效率。提高测试效率。

【技术实现步骤摘要】
一种基于边界扫描JTAG测试系统


[0001]本专利技术属于集成电路领域，特别是涉及一种基于边界扫描JTAG测试系统。

技术介绍

[0002]随着集成电路的技术进步，集成度不断提高，I/O引脚数量急剧增加，导致芯片的测试变得更加复杂，测试成本不断增高，因此，降低测试问题就变得更为迫切。
[0003]JTAG是一种国际标准测试协议主要用于芯片测试。JTAG的工作原理可以归结为：在器件内部定义一个TAP(Test Access Port，测试访问口)，通过专用的JTAG测试工具对内部节点进行测试和调试。边界扫描测试技术是建立在IEEE1149.1标准上的一种测试结构和测试技术，已成为复杂数字电路测试和诊断的主要手段。
[0004]FPGA(Field Programmable Gate Array)是在PAL(可编程阵列逻辑)、GAL(通用阵列逻辑)等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点
[0005]系统级芯片SoC(System on Chip)，也有称片上系统，意指它是一个产品，是一个有专用目标的集成电路，其中包含完整系统并有嵌入软件的全部内容。同时它又是一种技术，用以实现从确定系统功能开始，到软/硬件划分，并完成设计的整个过程。
[0006]针对集成电路的高速发展，由测试人员根据已经设计或研制完毕的电路来制定测试方案，这一传统的做法已经不适应实际生产的要求。亟需一种能够具有广泛适用性，且能快速实现多用例测试的测试系统。

技术实现思路

[0007]在
技术实现思路
部分中引入了一系列简化形式的概念,该简化形式的概念均为本领域现有技术简化，这将在具体实施方式部分中进一步详细说明。本专利技术的
技术实现思路
部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
[0008]本专利技术要解决的技术问题是提供一种基于边界扫描能快速实现多用例在线测试和故障诊断的JTAG测试系统。本专利技术所述多用例测试是指对多个被测试模块同时或分别进行相同或不同用例的测试。
[0009]为解决上述技术问题，本专利技术提供一种基于边界扫描的JTAG测试系统，包括：
[0010]边界扫描测试控制器，包括：FPGA和外围芯片；
[0011]所述外围芯片用于提供通信接口；
[0012]所述FPGA包括：系统级芯片(SOC)和JTAG控制模块；
[0013]所述JTAG控制模块，其用于JTAG路由及JTAG信号输入输出控制；
[0014]所述系统级芯片(SOC)，其自所述通信接口接收边界扫描测试向量，其用于加载全部被测模块的边界扫描测试向量，其通过JTAG总线访问被测模块，在被测模块执行边界扫
描测试后，回收边界扫描测试响应数据并通过所述通信接口传输数据进行故障诊断；
[0015]其中，执行测试时，边界扫描测试控制器通过TAP板连接被测模块。
[0016]需要说明的是，所述被测模块包括JTAG路由芯片和需进行边界扫描测试的系统功能电路，所述被测模块通过JTAG总线接收边界扫描测试向量，执行对系统功能电路的边界扫描测试。
[0017]可选择的，进一步改进所述的基于边界扫描的JTAG测试系统，所述外围芯片能提供通信接口包括：太网接口和USB接口；
[0018]可选择的，进一步改进所述的基于边界扫描的JTAG测试系统，所述系统级芯片(SOC) 通过以太网接口接收边界扫描测试向量，通过TAP板上的JTAG总线访问被测模块，回收边界扫描测试响应数据并通过以太网接口传输数据进行故障诊断。
[0019]可选择的，进一步改进所述的基于边界扫描的JTAG测试系统，所述边界扫描测试控制器根据回收的边界扫描测试响应数据，完成边界扫描测试数据采集和存储，启动故障诊断程序完成故障诊断。
[0020]可选择的，进一步改进所述的基于边界扫描的JTAG测试系统，所述外围芯片具有存储单元，嵌入式边界扫描测试程序存储于所述存储单元中，所述系统级芯片(SOC)从所述存储单元中加载嵌入式边界扫描测试程序。
[0021]可选择的，进一步改进所述的基于边界扫描的JTAG测试系统，所述存储单元，是FLASH 芯片。
[0022]可选择的，进一步改进所述的基于边界扫描的JTAG测试系统，所述边界扫描测试控制器在完成边界扫描测试数据采集后还将响应数据通过以太网口上传。
[0023]参考图1所示，执行测试时，边界扫描测试控制器与TAP板通过HDMI互连，TAP 板与被测模块芯片通过JTAG总线互连，嵌入式边界扫描测试程序存储于所述存储单元，系统级芯片(SOC)从所述存储单元中加载嵌入式边界扫描测试程序，系统级芯片(SOC) 从以太网接口接收边界扫描测试向量并加载全部被测模块的边界扫描测试向量，系统级芯片(SOC)通过JTAG总线访问被测模块，在被测模块执行边界扫描测试后，回收边界扫描测试响应数据并通过以太网传输数据进行故障诊断。
[0024]本专利技术存储单元中能存储多种嵌入式边界扫描测试程序，能对多个被测试模块同时或分别进行相同或不同用例的测试，具有广泛适用性，且能显著提高测试效率。
附图说明
[0025]图1是本专利技术实施例边界扫描测试控制器的数字电路模块功能框图。
[0026]图2是本专利技术实施例边界扫描测试控制器的FPGA内部JTAG控制逻辑功能框图。
具体实施方式
[0027]以下通过特定的具体实施例说明本专利技术的实施方式，本领域技术人员可由本说明书所公开的内容充分地了解本专利技术的其他优点与技术效果。本专利技术还可以通过不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点加以应用，在没有背离专利技术总的设计思路下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。本专利技术下述示例性实施例可以多种不同的形式来实
施，并且不应当被解释为只限于这里所阐述的具体实施例。应当理解的是，提供这些实施例是为了使得本专利技术的公开彻底且完整，并且将这些示例性具体实施例的技术方案充分传达给本领域技术人员。
[0028]第一实施例；
[0029]参考图1所示，本专利技术提供一种基于边界扫描的JTAG测试系统，包括：
[0030]边界扫描测试控制器，包括：FPGA和外围芯片；
[0031]所述外围芯片用于提供通信接口；
[0032]所述FPGA包括：系统级芯片(SOC)和JTAG控制模块；
[0033]所述JTAG控制模块，其用于JTAG路由及JTAG信号输入输出控制；
[0034]所述系统级芯片(SOC)，其自所述通信接口接收边界扫描测试向量，其用于加载全部被测模块的边界扫描测试向量，在被测模块执行边界扫描测试后，回收边界扫描测试响应数据并通过所述通信接口传输数据进行本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于边界扫描的JTAG测试系统，其特征在于，包括：边界扫描测试控制器，包括：FPGA和外围芯片；所述外围芯片用于提供通信接口；所述FPGA包括：系统级芯片(SOC)和JTAG控制模块；所述JTAG控制模块，其用于JTAG路由及JTAG信号输入输出控制；所述系统级芯片(SOC)，其自所述通信接口接收边界扫描测试向量，其用于加载全部被测模块的边界扫描测试向量，在被测模块执行边界扫描测试后，回收边界扫描测试响应数据并通过所述通信接口传输数据进行故障诊断；其中，执行测试时，边界扫描测试控制器通过TAP板连接被测模块。2.根据权利要求1所述的基于边界扫描的JTAG测试系统，其特征在于：所述外围芯片提供通信接口包括：太网接口和USB接口。3.根据权利要求2所述的基于边界扫描的JTAG测试系统，其特征在于：所述系统级芯片(SOC)通过以太网接口接收边界扫描测...

【专利技术属性】
技术研发人员：蔡旭，陈旭，陆永健，
申请(专利权)人：上海明波通信技术股份有限公司，
类型：发明
国别省市：