显示装置制造方法及图纸

本发明专利技术提供了显示装置。该显示装置包括：第一晶体管；第二晶体管，电连接到第一晶体管；n个第三晶体管，电连接到第一晶体管的栅极并且彼此串联连接；电容器，被配置为以与数据信号相对应的电压被充电；以及发光元件，其中，n个第三晶体管中的每一个包括包含沟道区、源区和漏区的半导体区以及与沟道区重叠的栅极，其中，较靠近第一晶体管的栅极并且属于最靠近第一晶体管的栅极的第三晶体管的源区或漏区包括第一区以及在第一区与沟道区之间的第二区，第二区具有比第一区的掺杂浓度低的掺杂浓度并且具有比第一区的宽度小的宽度。并且具有比第一区的宽度小的宽度。并且具有比第一区的宽度小的宽度。

【技术实现步骤摘要】
显示装置


[0001]本公开涉及具有提高的操作特性的显示装置。

技术介绍

[0002]显示装置包括多个像素和用于控制像素的驱动电路(例如，扫描驱动电路和数据驱动电路)。像素中的每一个包括显示元件和控制显示元件的像素电路。像素电路包括彼此连接的多个晶体管。
[0003]扫描驱动电路和/或数据驱动电路通过与像素的工艺相同的工艺形成。扫描驱动电路和/或数据驱动电路包括彼此连接的多个晶体管。

技术实现思路

[0004]本公开提供了具有提高的操作特性的显示装置。
[0005]本公开的实施例提供了显示装置，包括：第一晶体管；第二晶体管，电连接到第一晶体管并且被配置为输出数据信号；n个(n是等于或大于2的自然数)第三晶体管，电连接到第一晶体管的栅极并且彼此串联连接；电容器，被配置为以与数据信号相对应的电压被充电；以及发光元件，电连接到第一晶体管，其中，n个第三晶体管中的每一个包括：半导体区，包括沟道区、源区以及在延伸方向上与源区间隔开的漏区，其中，沟道区在源区与漏区之间；以及栅极，与沟道区重叠，其中，源区和漏区当中的较靠近第一晶体管的栅极并且属于n个第三晶体管中的被定位为最靠近第一晶体管的栅极的第一个第三晶体管的区包括第一区以及在第一区与沟道区之间的第二区，第二区具有比第一区的掺杂浓度低的掺杂浓度并且在与延伸方向基本上垂直的参考方向上具有比第一区的宽度小的宽度。
[0006]源区和漏区当中的距第一晶体管的栅极较远并且属于n个第三晶体管中的被定位为距第一晶体管的栅极最远的第二个第三晶体管的区可以包括第三区以及在第三区与沟道区之间的第四区，第四区具有比第三区的掺杂浓度低的掺杂浓度并且在参考方向上具有比第三区的宽度小的宽度。
[0007]源区和漏区当中的距第一晶体管的栅极较远并且属于n个第三晶体管中的第一个第三晶体管的区可以包括第三区以及在第三区与沟道区之间的第四区，第四区具有比第三区的掺杂浓度低的掺杂浓度。
[0008]第三区和第四区在参考方向上可以具有基本上相同的宽度。
[0009]第二区在参考方向上的宽度可以在从大约1μm至大约2μm的范围内。
[0010]第二区的宽度可以比第一区的宽度小大约10％至大约50％。
[0011]第二区在延伸方向上可以具有从大约0.1μm至大约0.5μm的长度。
[0012]第一晶体管和n个第三晶体管可以包括P型多晶硅晶体管，并且n个第三晶体管在第一晶体管的栅极与第一晶体管的半导体区的源区或漏区之间彼此串联连接。
[0013]n个第三晶体管中的第一个第三晶体管的源区以及n个第三晶体管中的距第一晶体管的栅极最远的第二个第三晶体管的漏区在参考方向上可以具有基本上相同的宽度。
[0014]n个第三晶体管中的在n个第三晶体管中的第一个第三晶体管与n个第三晶体管中的距第一晶体管的栅极最远的第二个第三晶体管之间的第三个第三晶体管的漏区和源区在参考方向上可以具有基本上相同的宽度。
[0015]第一晶体管可以包括包含源区、与第一晶体管的源区间隔开的漏区以及与第一晶体管的栅极重叠的沟道区的半导体区，第一晶体管的沟道区在第一晶体管的源区和漏区之间，并且第一晶体管的源区和漏区中的至少一个具有比第一晶体管的沟道区的宽度大的宽度。
[0016]第一晶体管的源区和漏区中的至少一个的宽度可以比第一晶体管的沟道区的宽度大大约5％至大约20％。
[0017]第一晶体管的源区和漏区中的每一个可以包括第三区以及在第三区与第一晶体管的沟道区之间的第四区，第四区具有比第三区的掺杂浓度低的掺杂浓度，并且第三区和第四区具有基本上相同的宽度。
[0018]第一晶体管的源区或漏区的宽度可以大于n个第三晶体管中的每一个的半导体区的宽度。
[0019]第一晶体管和n个第三晶体管可以包括P型多晶硅晶体管，并且n个第三晶体管连接在第一晶体管的栅极与用于接收初始化电压的电压线之间。
[0020]电容器可以电连接在第一晶体管的栅极与用于接收电源电压的电压线之间。
[0021]本公开的实施例提供了显示装置，包括：第一晶体管；第二晶体管，电连接到第一晶体管并且被配置为输出数据信号；n个(n是等于或大于2的自然数)第三晶体管，电连接到第一晶体管的栅极并且彼此串联连接；电容器，被配置为以与数据信号相对应的电压被充电；以及发光元件，电连接到第一晶体管，其中，n个第三晶体管中的每一个包括：半导体区，包括沟道区、源区以及在延伸方向上与源区间隔开的漏区，沟道区在源区与漏区之间；以及栅极，与沟道区重叠，其中，源区和漏区当中的距第一晶体管的栅极较远并且属于n个第三晶体管当中的被定位为距第一晶体管的栅极最远的第三晶体管的区包括第一区以及在第一区与沟道区之间的第二区，第二区具有比第一区的掺杂浓度低的掺杂浓度并且在与延伸方向基本上垂直的参考方向上具有比第一区的宽度小的宽度。
[0022]本公开的实施例提供了显示装置，包括：第一晶体管；第二晶体管，电连接到第一晶体管并且被配置为输出数据信号；第三晶体管，电连接到第一晶体管的栅极；以及发光元件，电连接到第一晶体管，其中，第三晶体管包括：半导体区，包括沟道区、源区以及在延伸方向上与源区间隔开的漏区，其中，沟道区在源区与漏区之间；以及栅极，与沟道区重叠，并且其中，漏区和源区中的至少一个包括第一区以及在第一区与沟道区之间的第二区，第二区具有比第一区的掺杂浓度低的掺杂浓度并且在与延伸方向基本上垂直的参考方向上具有比第一区的宽度小的宽度。
[0023]本公开的实施例提供了显示装置，包括：第一晶体管；第二晶体管，电连接到第一晶体管并且被配置为输出数据信号；n个(n是等于或大于1的自然数)第三晶体管，电连接到第一晶体管的栅极并且彼此串联连接；以及发光元件，电连接到第一晶体管，其中，第一晶体管、第二晶体管和n个第三晶体管中的每一个包括：半导体区，包括沟道区、源区以及在延伸方向上与源区间隔开的漏区，其中，沟道区在源区与漏区之间；以及栅极，与沟道区重叠，其中，漏区和源区中的每一个包括第一区以及在第一区与沟道区之间的第二区，第二区具
有比第一区的掺杂浓度低的掺杂浓度，并且其中，第一晶体管的源区和第一晶体管的漏区中的每一个具有比第一晶体管的沟道区的宽度大的宽度。
[0024]第一晶体管的漏区的宽度可以比第一晶体管的沟道区的宽度大大约5％至大约20％。
[0025]第一晶体管的源区的第二区的宽度可以与第一晶体管的漏区的第二区的宽度基本上相同。
[0026]第一晶体管的漏区的宽度可以大于n个第三晶体管中的每一个的漏区的宽度。
[0027]n个第三晶体管中的每一个的源区和漏区中的至少一个的宽度可以与n个第三晶体管中的每一个的沟道区的宽度基本上相同。
[0028]根据以上，在具有窄区的低掺杂区中获得了漏/源场减小效应。通过减小低掺杂区的宽度，即使低掺杂区的长度短，低掺杂区中的电阻也会增大到期望水平。
[0029]由于减小了连接到驱动晶体管的栅极的晶体管的漏场，因此减小了晶体管的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种显示装置，包括：第一晶体管；第二晶体管，电连接到所述第一晶体管并且被配置为输出数据信号；n个第三晶体管，电连接到所述第一晶体管的栅极并且彼此串联连接，其中，n是等于或大于2的自然数；电容器，被配置为以与所述数据信号相对应的电压被充电；以及发光元件，电连接到所述第一晶体管，其中，所述n个第三晶体管中的每一个包括：半导体区，包括沟道区、源区以及在延伸方向上与所述源区间隔开的漏区，其中，所述沟道区在所述源区与所述漏区之间；以及栅极，与所述沟道区重叠，其中，所述源区和所述漏区当中的较靠近所述第一晶体管的所述栅极并且属于所述n个第三晶体管中的被定位为最靠近所述第一晶体管的所述栅极的第一个第三晶体管的区包括第一区以及在所述第一区与所述沟道区之间的第二区，所述第二区具有比所述第一区的掺杂浓度低的掺杂浓度并且在与所述延伸方向垂直的参考方向上具有比所述第一区的宽度小的宽度。2.根据权利要求1所述的显示装置，其中，所述源区和所述漏区当中的距所述第一晶体管的所述栅极较远并且属于所述n个第三晶体管中的被定位为距所述第一晶体管的所述栅极最远的第二个第三晶体管的区包括第三区以及在所述第三区与所述沟道区之间的第四区，所述第四区具有比所述第三区的掺杂浓度低的掺杂浓度并且在所述参考方向上具有比所述第三区的宽度小的宽度。3.根据权利要求1所述的显示装置，其中，所述源区和所述漏区当中的距所述第一晶体管的所述栅极较远并且属于所述n个第三晶体管中的所述第一个第三晶体管的区包括第三区以及在所述第三区与所述沟道区之间的第四区，所述第四区具有比所述第三区的掺杂浓度低的掺杂浓度。4.根据权利要求3所述的显示装置，其中，所述第三区和所述第四区在所述参考方向上具有相同的宽度。5.根据权利要求1所述的显示装置，其中，所述第二区在所述参考方向上的所述宽度在从1μm至2μm的范围内。6.根据权利要求1所述的显示装置，其中，所述第二区的所述宽度比所述第一区的所述宽度小10％至50％。7.根据权利要求1所述的显示装置，其中，所述第二区在所述延伸方向上具有从0.1μm至0.5μm的长度。8.根据权利要求1至7中任一项所述的显示装置，其中，所述第一晶体管和所述n个第三晶体管包括P型多晶硅晶体管，并且其中，所述n个第三晶体管在所述第一晶体管的所述栅极与所述第一晶体管的半导体区的源区或漏区之间彼此串联连接。9.根据权利要求8所述的显示装置，其中，所述n个第三晶体管中的所述第一个第三晶体管的所述源区以及所述n个第三晶体管中的距所述第一晶体管的所述栅极最远的第二个第三晶体管的所述漏区在所述参考方向上具有相同的宽度。
10.根据权利要求8所述的显示装置，其中，所述n个第三晶体管中的在所述n个第三晶体管中的所述第一个第三晶体管与所述n个第三晶体管中的距所述第一晶体管的所述栅极最远的第二个第三晶体管之间的第三个第三晶体管的所述漏区和所述源区在所述参考方向上具有相同的宽度。11.根据权利要求1所述的显示装置，其中，所述第一晶体管包括包含源区、与所述第一晶体管的所述源区间隔开的漏区以及与所述第一晶体管的所述栅极重叠的沟道区的半导体区，所述第一晶体管的所述沟道区在所述第一晶体管的所述源区和所述漏区之间，并且其中，所述第一晶体管的所述源区和所述漏区中的至少一个具有比所述第一晶体管的所述沟道区的宽度大的宽度。12.根据权利要求11所述的显示装置，其中，所述第一晶体管的所述源区和所述漏区中的所述至少一个的所述宽度比所述第一晶体管的所述沟道区的所述宽度大5％至20％。13.根据权利要求11所述的显示装置，其中，所述第一晶体管的所述源区和所述漏区中的每一个包括第三区以及在所述第三区与所述第一晶体管的所述沟道区之间的第四区，所述第四区具有比所述第三区的掺杂浓...

【专利技术属性】
技术研发人员：金根佑，姜泰旭，金长玄，裵俊佑，李在燮，陈东奎，崔相虔，
申请(专利权)人：三星显示有限公司，
类型：发明
国别省市：