一种半导体器件自加热效应的测试装置制造方法及图纸

本实用新型专利技术提供了一种半导体器件自加热效应的测试装置，所述装置包：任意波形发生器；待测半导体器件，所述待测半导体器件的一端与所述任意波形发生器的输出端相连接；示波器，所述示波器的输入端与所述待测半导体器件的另一端相连；如此由于任意波形发生器可以输出不同脉冲宽度、不同频率的脉冲信号，因此可以在多种工作负荷下对半导体器件的自加热效应进行测试；获得不同工作负荷下半导体器件的自加热效应对器件电学特性的测试结果，进而可以有效地为器件结构和电路设计优化提供数据支撑，为器件的实际工作条件提供指导。为器件的实际工作条件提供指导。为器件的实际工作条件提供指导。

【技术实现步骤摘要】
一种半导体器件自加热效应的测试装置


[0001]本技术涉及半导体器件测试
，尤其涉及一种半导体器件自加热效应的测试装置。

技术介绍

[0002]在高速应用的工作条件下，施加特定的动态信号，器件在运行过程中将可能经历自加热和不完全冷却造成热量累积，需要测量完整余热累加过程以提供工作负荷的指导。自加热问题是限制器件和电路性能的关键因素之一。
[0003]自加热效应的余热累加将导致沟道中的工作温度升高，驱动电流下降，器件固有的自加热特性严重影响了器件的性能和稳定性。因此测量特定工作负荷下器件的自加热效应余热累加完整过程半导体器件电学特性的影响是非常重要的。
[0004]基于此，如何来对特定工作负荷下器件的自加热效应余热累加完整过程半导体器件电学特性的影响进行测试，进而有效地为器件结构和电路设计优化提供数据支撑，为器件的实际工作条件提供指导是目前亟需解决的问题。

技术实现思路

[0005]针对现有技术存在的问题，本技术实施例提供了一种半导体器件自加热效应的测试装置，用于解决现有技术中无法对特定工作负荷下器件的自加热效应余热累加完整过程半导体器件电学特性的影响进行测试，进而无法有效地为器件结构和电路设计优化提供数据支撑，为器件的实际工作条件提供指导的技术问题。
[0006]本技术提供一种半导体器件自加热效应的测试装置，所述装置包括：
[0007]任意波形发生器；
[0008]待测半导体器件，所述待测半导体器件的一端与所述任意波形发生器的输出端相连接；
[0009]示波器，所述示波器的输入端与所述待测半导体器件的另一端相连。
[0010]上述方案中，所述待测半导体器件包括：信号输入电极、信号输出电极及接地端；
[0011]所述任意波形发生器的输出端通过第一同轴电缆分别与所述信号输入电极及所述接地端相连接；
[0012]所述示波器的输入端通过第二同轴电缆分别与所述信号输出电极及所述接地端相连接。
[0013]上述方案中，所述示波器的输出端通过第三同轴电缆与所述任意波形发生器的输入端相连接。
[0014]上述方案中，所述待测半导体器件包括：三电极MOS器件或者四电极MOS器件。
[0015]上述方案中，当所述待测器件为三电极MOS器件时，所述信号输入电极为所述待测半导体器件的栅电极与漏电极短接在一起的电极；所述信号输出电极为所述待测半导体器件的源电极。
[0016]上述方案中，当所述待测半导体器件为四电极MOS器件时，所述输入电极为所述待测半导体器件的栅电极与漏电极短接在一起的电极；所述输出电极为所述待测半导体器件的源电极与体电极短接在一起的电极。
[0017]上述方案中，所述短接为如下任意一种：
[0018]封装打线连接、集成电路制造时设计金属连接和探针连接。
[0019]上述方案中，所述第一同轴电缆的一端、所述第二同轴电缆的一端及第三同轴电缆的一端分别设置有连接器；
[0020]所述第一同轴电缆的另一端、所述第二同轴电缆的另一端及第三同轴电缆的另一端分别设置有连接器；所述连接器包括以下任意一种：
[0021]N接头、SMA接头、SMB接头、SMP接头、SSMC接头、MMCX接头、BNC接头、TNC接头、2.92射频接头及2.4射频接头。
[0022]上述方案中，所述第一同轴电缆、所述第二同轴电缆及所述第三同轴电缆的特征阻抗与任意波形发生气的内阻以及所述示波器的内阻匹配。
[0023]上述方案中，所述第一同轴电缆、所述第二同轴电缆、所述第三同轴电缆、所述任意波形发生器及所述示波器共地。
[0024]本技术提供了一种半导体器件的测试装置，所述装置包括：任意波形发生器；待测半导体器件，所述待测半导体器件的一端与所述任意波形发生器的输出端相连接；示波器，所述示波器的输入端与所述待测半导体器件的另一端相连；如此，可利用任意波形发生器输出不同脉冲宽度、不同频率的脉冲信号，利用示波器采集每个脉冲信号对应的电压数据，因此可以在多种工作负荷下对半导体器件的自加热效应进行测试，并获得不同工作负荷下半导体器件的自加热余热累加效应对器件电学特性的测试结果，进而可以有效地为器件结构和电路设计优化提供数据支撑，为器件的实际工作条件提供指导。
附图说明
[0025]通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本技术的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：
[0026]图1为本技术实施例提供的半导体器件的测试装置结构示意图；
[0027]图2为本技术实施例提供的当待测半导体器件为待测半导体器件为四电极金属氧化物半导体器件时，信号输入电极及信号输出电极的结构示意图；
[0028]图3为本技术实施例提供的当待测半导体器件为待测半导体器件为三电极金属氧化物半导体器件时，信号输入电极及信号输出电极的结构示意图；
[0029]图4为本技术实施例提供的多脉冲进行测试的原理示意图；
[0030]图5为本技术实施例提供的对某待测半导体器件进行自加热效应测试时，获得的测试结果示意图。
[0031]附图标记说明：
[0032]1‑
任意波形发生器，2
‑
待测半导体器件，3
‑
示波器，4
‑
第一同轴线缆，5
‑
第二同轴线缆，6
‑
第三同轴线缆；201
‑
信号输入电极，202
‑
信号输出电极，203
‑
接地端，210
‑
栅电极，211
‑
漏电极，211
‑
源电极，213
‑
体电极。
具体实施方式
[0033]下面将参照附图更详细地描述本公开的示例性实施例。虽然附图中显示了本公开的示例性实施例，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施例所限制。相反，提供这些实施例是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。
[0034]本实施公开一种半导体器件的测试装置，如图1所示，装置包括：
[0035]任意波形发生器1；
[0036]待测半导体器件2，待测半导体器件2的一端与任意波形发生器1的输出端相连接；
[0037]示波器3，示波器3的输入端与待测半导体器件2的另一端相连。
[0038]本实施例的任意波形发生器1可以连续输出多个脉冲信号。其中，每个脉冲信号的占空比可以相同，频率可以不同；每个脉冲信号的占空比可以不同，频率可以相同；这样以便在不同工作负荷下对半导体器件自加热累加效应进行测试，获得不同工作负荷下半导体器件的自加热效应对器件电学特性的测试结果，进而可以有效地为本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件自加热效应的测试装置，其特征在于，所述装置包括：任意波形发生器；待测半导体器件，所述待测半导体器件的一端与所述任意波形发生器的输出端相连接；示波器，所述示波器的输入端与所述待测半导体器件的另一端相连。2.如权利要求1所述的装置，其特征在于，所述待测半导体器件包括：信号输入电极、信号输出电极及接地端；所述任意波形发生器的输出端通过第一同轴电缆分别与所述信号输入电极及所述接地端相连接；所述示波器的输入端通过第二同轴电缆分别与所述信号输出电极及所述接地端相连接。3.如权利要求1所述的装置，其特征在于，所述示波器的输出端通过第三同轴电缆与所述任意波形发生器的输入端相连接。4.如权利要求1所述的装置，其特征在于，所述待测半导体器件包括：三电极MOS器件或者四电极MOS器件。5.如权利要求2所述的装置，其特征在于，当所述待测器件为三电极MOS器件时，所述信号输入电极为所述待测半导体器件的栅电极与漏电极短接在一起的电极；所述信号输出电极为所述待测半导体器件的源电极。6.如权利要求2所述的装置，其特征在于，当所述待测半导体器件...

【专利技术属性】
技术研发人员：曾传滨，倪涛，王娟娟，李逸帆，高林春，钱频，张煦，刘建章，蔡小五，赵发展，罗家俊，韩郑生，
申请(专利权)人：中国科学院微电子研究所，
类型：新型
国别省市：