半导体装置及其制造方法制造方法及图纸

一种半导体装置及其制造方法，半导体装置包括基板、半导体结构、栅介电层、第一栅极、源极以及漏极。半导体结构设置于基板之上。半导体结构包括第一厚部、第二厚部以及位于第一厚部与第二厚部之间的薄部。栅介电层设置于半导体结构上。第一栅极设置于栅介电层上。第一栅极重叠于部分第一厚部以及部分薄部。第一栅极不重叠于另一部分薄部以及第二厚部。源极电性连接第一厚部。漏极电性连接第二厚部。连接第一厚部。漏极电性连接第二厚部。连接第一厚部。漏极电性连接第二厚部。

【技术实现步骤摘要】
半导体装置及其制造方法


[0001]本专利技术涉及一种半导体装置及其制造方法。

技术介绍

[0002]一般来说，薄膜晶体管的半导体层可分为通道区及掺杂区。若掺杂区的载子浓度高，且掺杂区与通道区之间出现突然下降的载子浓度，会使薄膜晶体管在大电流的操作过程中于靠近漏极处出现很高的横向电场，并导致半导体装置劣化。然而，若为了避免半导体装置劣化而降低掺杂区的载子浓度，会使半导体装置的操作电流不足。因此，如何使半导体装置在保有足够的操作电流表现下，同时减小靠近漏极处的横向电场是目前需改善的问题。

技术实现思路

[0003]本专利技术提供一种半导体装置及其制造方法，具有足够的操作电流，且能减小靠近漏极处的横向电场。
[0004]本专利技术的至少一实施例提供一种半导体装置。半导体装置包括基板、半导体结构、栅介电层、第一栅极、源极以及漏极。半导体结构设置于基板之上。半导体结构包括第一厚部、第二厚部以及位于第一厚部与第二厚部之间的薄部。第一厚部以及第二厚部的厚度大于薄部的厚度。栅介电层设置于半导体结构上。第一栅极设置于栅介电层上。第一栅极在基板的顶面的法线方向上重叠于部分第一厚部以及部分薄部。第一栅极在基板的顶面的法线方向上不重叠于另一部分薄部以及第二厚部。源极电性连接第一厚部。漏极电性连接第二厚部。
[0005]本专利技术的至少一实施例提供一种半导体装置的制造方法，包括：形成半导体结构于基板之上，半导体结构包括第一厚部、第二厚部以及位于第一厚部与第二厚部之间的薄部，其中第一厚部以及第二厚部的厚度大于薄部的厚度；形成栅介电层于半导体结构上；形成第一栅极于栅介电层上，其中第一栅极在基板的顶面的法线方向上重叠于部分第一厚部以及部分薄部，且第一栅极在基板的顶面的法线方向上不重叠于另一部分薄部以及第二厚部；形成电性连接第一厚部的源极以及电性连接第二厚部的漏极。
附图说明
[0006]图1是依照本专利技术的一实施例的一种半导体装置的剖面示意图。
[0007]图2A至图2D是图1的半导体装置的制造方法的剖面示意图。
[0008]图3是依照本专利技术的另一实施例的一种半导体装置的剖面示意图。
[0009]图4A至图4D是图3的半导体装置的制造方法的剖面示意图。
[0010]图5是依照本专利技术的一实施例的一种半导体装置的剖面示意图。
[0011]图6是依照本专利技术的一实施例的一种像素电路的示意图。
[0012]图7是依照本专利技术的另一实施例的一种像素电路的示意图。
[0013]附图标记说明：
[0014]100：基板
[0015]110：缓冲层
[0016]120,120
’
：半导体结构
[0017]122,122
’
：第一金属氧化物层
[0018]122a,122a
’
：第一岛状结构
[0019]122b,122b
’
：第二岛状结构
[0020]124,124
’
：第二金属氧化物层
[0021]130：栅介电层
[0022]140：第一栅极
[0023]142：第二栅极
[0024]150：层间介电层
[0025]160：导电层
[0026]C：电容
[0027]ch：通道区
[0028]D：漏极
[0029]dr：漏极区
[0030]GND：接地电压
[0031]LED：发光二极管
[0032]l1,l2,l3,l4：长度
[0033]ND：法线方向
[0034]P：掺杂工艺
[0035]p1A：第一厚部
[0036]p1B：第二厚部
[0037]p2：薄部
[0038]OVDD：电压
[0039]S：源极
[0040]sr：源极区
[0041]T1：驱动元件
[0042]T1A,T1B,T1C：半导体装置
[0043]T2：开关元件
[0044]t1,t2：厚度
[0045]V1,V2：贯孔
具体实施方式
[0046]图1是依照本专利技术的一实施例的一种半导体装置的剖面示意图。
[0047]请参考图1，半导体装置T1A包括基板100、半导体结构120、栅介电层130、第一栅极140、源极S以及漏极D。在本实施例中，半导体装置T1A还包括缓冲层110以及层间介电层150。
[0048]基板100的材质可为玻璃、石英、有机聚合物或是不透光/反射材料(例如：导电材料、金属、晶圆、陶瓷或其他可适用的材料)或是其他可适用的材料。在一些实施例中，基板100为柔性基板，且基板100的材料例如为聚乙烯对苯二甲酸酯(polyethylene terephthalate,PET)、聚二甲酸乙二醇酯(polyethylene naphthalate,PEN)、聚酯(polyester,PES)、聚甲基丙烯酸甲酯(polymethylmethacrylate,PMMA)、聚碳酸酯(polycarbonate,PC)、聚酰亚胺(polyimide,PI)或金属软板(Metal Foil)或其他柔性材质。缓冲层110位于基板100上，缓冲层110的材质可以包括氮化硅、氧化硅、氮氧化硅或其他合适的材料或上述材料的堆叠层，但本专利技术不以此为限。
[0049]半导体结构120设置于基板100与缓冲层110之上。半导体结构120包括第一厚部p1A、第二厚部p1B以及位于第一厚部p1A与第二厚部p1B之间的薄部p2，第一厚部p1A与第二厚部p1B的厚度大于薄部p2的厚度。在一些实施例中，第一厚部p1A与第二厚部p1B远离薄部p2的外侧亦包含其他薄部，使第一厚部p1A与第二厚部p1B分别夹在对应的两个薄部之间。
[0050]半导体结构120可包括第一金属氧化物层122及第二金属氧化物层124。第一金属氧化物层122及第二金属氧化物层124的堆叠部分可构成半导体结构120的两个厚部。举例来说，在本实施例中，第一金属氧化物层122包括互相分离的第一岛状结构122a以及第二岛状结构122b。第二金属氧化物层124与第一岛状结构122a互相堆叠以构成第一厚部p1A，且第二金属氧化物层124与第二岛状结构122b互相堆叠以构成第二厚部p1B。在本实施例中，第一岛状结构122a的长度l3不同于第二岛状结构122b的长度l4，但本专利技术不以此为限。在其他实施例中，第一岛状结构122a的长度l3等于第二岛状结构122b的长度l4。
[0051]第二金属氧化物层124位于第一厚部p1A与第二厚部p1B之间的部分可构成薄部p2。换句话说，第一厚部p1A与第二厚部p1B的厚度基本上为第一金属氧化物层122的厚度t1与第二金属氧化物层124的厚度t2的总和，而薄部p2的厚度基本上等于第二金属氧化物层124的厚度t2。在一些实施例中，第二金属氧化物层124位于第一厚部p1A与第二厚本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体装置，包括：一基板；一半导体结构，设置于该基板之上，该半导体结构包括一第一厚部、一第二厚部以及位于该第一厚部与该第二厚部之间的一薄部，其中该第一厚部以及该第二厚部的厚度大于该薄部的厚度；一栅介电层，设置于该半导体结构上；一第一栅极，设置于该栅介电层上，其中该第一栅极在该基板的一顶面的一法线方向上重叠于部分该第一厚部以及部分该薄部，且该第一栅极在该基板的该顶面的该法线方向上不重叠于另一部分该薄部以及该第二厚部；一源极，电性连接该第一厚部；以及一漏极，电性连接该第二厚部。2.如权利要求1所述的半导体装置，其中该半导体结构包括：一第一金属氧化物层，包括互相分离的一第一岛状结构以及一第二岛状结构；以及一第二金属氧化物层，重叠于该第一岛状结构以及该第二岛状结构，其中该第二金属氧化物层与该第一岛状结构互相堆叠以构成该第一厚部，且该第二金属氧化物层与该第二岛状结构互相堆叠以构成该第二厚部。3.如权利要求2所述的半导体装置，其中该第一岛状结构的长度不同于该第二岛状结构的长度。4.如权利要求2所述的半导体装置，其中该第一岛状结构在该法线方向上部分重叠于该第一栅极。5.如权利要求1所述的半导体装置，其中该半导体结构包括一源极区、一漏极区以及位于该源极区与该漏极区之间的一通道区，其中该通道区包括该第一厚部在该法线方向上重叠于该第一栅极的部分以及该薄部在该法线方向上重叠于该第一栅极的部分。6.如权利要求5所述的半导体装置，其...

【专利技术属性】
技术研发人员：黄震铄，
申请(专利权)人：友达光电股份有限公司，
类型：发明
国别省市：