一种半导体结构的制作方法、半导体结构技术

本公开提供一种半导体结构的制作方法、半导体结构。制作方法包括提供衬底；于衬底上形成栅极结构；在栅极结构的侧壁上形成隔离层；形成层间介质层于衬底上，层间介质层覆盖栅极结构和隔离层；形成通孔于层间介质层内，通孔暴露出部分隔离层；通过清洁溶液对通孔进行清洁处理，清洁溶液对层间介质层的腐蚀速率大于清洁溶液对暴露出的隔离层的腐蚀速率；在通孔内形成金属插塞。基于该半导体结构的制作方法制作的半导体结构，在形成金属插塞时，金属插塞不会与栅极结构接触，从而能够改善短路现象。此外，由于清洁溶液对隔离层的腐蚀速率较小，则通孔的宽度不会增加很大，从而在通孔内形成金属插塞时，不会金属内部形成空气间隙，从而提高了金属插塞的导电性能。从而提高了金属插塞的导电性能。从而提高了金属插塞的导电性能。

【技术实现步骤摘要】
一种半导体结构的制作方法、半导体结构


[0001]本公开涉及半导体
，尤其涉及一种半导体结构的制作方法、半导体结构。

技术介绍

[0002]相关技术中，在半导体器件的工艺制造过程中，为实现电流的导通，通常采用金属连接结构，进而实现半导体器件的特定功能。一般的，在制作出插塞孔后，会在相应的插塞孔内制作金属插塞，如：采用金属埋入技术，形成金属插塞等。在形成插塞孔的过程中，由于刻蚀过程会在插塞孔内产生附着物，因此在刻蚀出插塞孔后，还需要对插塞孔内的附着物进行清洗。但是，清洁溶液具有腐蚀性，在进行清洁过程中有可能导致插塞孔变大，而基于变大后的插塞孔沉积金属插塞，有可能导致金属插塞与栅极接触，进而导致漏电，降低了良品率。

技术实现思路

[0003]以下是对本公开详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。
[0004]本公开提供了一种半导体结构的制作方法、半导体结构，用以至少解决上述问题。
[0005]本公开的第一方面，提供了一种半导体结构的制作方法，所述制作方法包括：
[0006]提供衬底；
[0007]于所述衬底上形成栅极结构；
[0008]在所述栅极结构的侧壁上形成隔离层；
[0009]形成层间介质层于所述衬底上，所述层间介质层覆盖所述栅极结构和所述隔离层；
[0010]形成通孔于所述层间介质层内，所述通孔暴露出部分所述隔离层；
[0011]通过清洁溶液对所述通孔进行清洁处理，所述清洁溶液对所述层间介质层的腐蚀速率大于所述清洁溶液对暴露出的所述隔离层的腐蚀速率；
[0012]在所述通孔内形成金属插塞。
[0013]根据本公开的一些实施例，形成所述隔离层的步骤包括：
[0014]在所述栅极结构的侧壁上形成第一隔离层；
[0015]在所述第一隔离层的侧壁上形成第二隔离层；
[0016]在所述第二隔离层的侧壁上形成第三隔离层；
[0017]其中，所述第一隔离层的厚度大于所述第二隔离层的厚度，所述第三隔离层的厚度大于所述第一隔离层的厚度。
[0018]根据本公开的一些实施例，所述第三隔离层的材料与所述第一隔离层的材料相同，所述第二隔离层的材料与所述第一隔离层的材料不同。
[0019]根据本公开的一些实施例，在形成所述第一隔离层之后，还包括：
[0020]在所述衬底上形成图案化光阻层，所述图案化光阻层暴露出所述第一隔离层；
[0021]对所述第一隔离层进行离子掺杂，以使得所述第一隔离层底部的掺杂浓度大于所述第一隔离层顶部的掺杂浓度。
[0022]根据本公开的一些实施例，所述第三隔离层顶部的厚度小于所述第三隔离层底部的厚度。
[0023]根据本公开的一些实施例，在形成所述第三隔离层之后，还包括：
[0024]在所述衬底上形成图案化光阻层，所述图案化光阻层暴露出所述第三隔离层；
[0025]对所述第三隔离层进行离子掺杂，以使得所述第三隔离层顶部的掺杂浓度大于所述第三隔离层底部的掺杂浓度。
[0026]根据本公开的一些实施例，所述第一隔离层内的掺杂浓度小于所述第三隔离层的掺杂浓度。
[0027]根据本公开的一些实施例，所述第一隔离层和所述第三隔离层内的掺杂离子相同。
[0028]根据本公开的一些实施例，通过干法刻蚀工艺形成所述通孔，所述通孔暴露出所述第三隔离层。
[0029]根据本公开的一些实施例，所述第三隔离层的材料与所述层间介质层的材料不同，且所述第三隔离层的致密度大于所述层间介质层的致密度。
[0030]本公开第二方面，提供了一种半导体结构，包括：
[0031]衬底；
[0032]栅极结构，位于所述衬底上；
[0033]隔离层，位于所述栅极结构的侧壁上；
[0034]层间介质层，位于所述衬底上；
[0035]金属插塞，位于所述衬底上，且位于所述隔离层和所述层间介质层之间；
[0036]其中，所述隔离层的致密度大于所述层间介质层的致密度。
[0037]根据本公开的一些实施例，所述隔离层包括：
[0038]第一隔离层，位于所述栅极结构的侧壁上；
[0039]第二隔离层，位于所述第一隔离层的侧壁上；
[0040]第三隔离层，位于所述第二隔离层的侧壁上；
[0041]其中，所述第三隔离层的材料与所述第一隔离层的材料相同，所述第一隔离层的材料与所述第二隔离层的材料不同，所述第二隔离层的材料与所述层间介质层的材料相同。
[0042]根据本公开的一些实施例，所述第一隔离层的厚度大于第二隔离层的厚度，所述第一隔离层的厚度小于所述第三隔离层的厚度。
[0043]根据本公开的一些实施例，所述第三隔离层底部的厚度大于所述第三隔离层顶部的厚度，所述第三隔离层顶部的掺杂浓度大于所述第三隔离层底部的掺杂浓度。
[0044]根据本公开的一些实施例，所述第一隔离层底部的厚度大于所述第一隔离层顶部的厚度，所述第一隔离层底部的掺杂浓度大于所述第一隔离层顶部的掺杂浓度。
[0045]有益效果：本公开实施例所提供的一种半导体结构的制作方法，通过刻蚀工艺在层间介质层中形成通孔，基于在栅极结构外部设置了隔离层，在对通孔进行清洁处理以去除刻蚀过程中产生的附着物时，清洁溶液对隔离层的腐蚀速率较小，由此不会降低隔离层
的宽度，也就是说通孔与栅极结构之间能够保持较大的预设间距。基于此，在形成金属插塞时，金属插塞不会与栅极结构接触，从而能够改善短路现象。此外，由于清洁溶液对隔离层的腐蚀速率较小，则通孔的宽度不会增加很大，从而在通孔内形成金属插塞时，不会金属内部形成空气间隙，从而提高了金属插塞的导电性能。
[0046]在阅读并理解了附图和详细描述后，可以明白其他方面。
附图说明
[0047]并入到说明书中并且构成说明书的一部分的附图示出了本公开的实施例，并且与描述一起用于解释本公开实施例的原理。在这些附图中，类似的附图标记用于表示类似的要素。下面描述中的附图是本公开的一些实施例，而不是全部实施例。对于本领域技术人员来讲，在不付出创造性劳动的前提下，可以根据这些附图获得其他的附图。
[0048]图1是根据一示例性实施例示出的半导体结构的制作方法的流程图；
[0049]图2是根据一示例性实施例示出的形成隔离层的流程图；
[0050]图3是根据一示例性实施例示出的对第一隔离层进行掺杂处理的流程图；
[0051]图4是根据一示例性实施例示出的对第三隔离层进行掺杂处理的流程图；
[0052]图5是根据一示例性实施例示出的半导体结构中衬底及栅极结构的示意图；
[0053]图6是根据一示例性实施例示出的半导体结构中形成初始第一氮化硅层的结构示意图；
[0054]图7是根据一示例性实施例示出的半导体结构中形成第一氮化硅层的结构示意图；
[0055]图8是根据一示例性实施本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构的制作方法，其特征在于，所述制作方法包括：提供衬底；于所述衬底上形成栅极结构；在所述栅极结构的侧壁上形成隔离层；形成层间介质层于所述衬底上，所述层间介质层覆盖所述栅极结构和所述隔离层；形成通孔于所述层间介质层内，所述通孔暴露出部分所述隔离层；通过清洁溶液对所述通孔进行清洁处理，所述清洁溶液对所述层间介质层的腐蚀速率大于所述清洁溶液对暴露出的所述隔离层的腐蚀速率；在所述通孔内形成金属插塞。2.根据权利要求1所述的半导体结构的制作方法，其特征在于，形成所述隔离层的步骤包括：在所述栅极结构的侧壁上形成第一隔离层；在所述第一隔离层的侧壁上形成第二隔离层；在所述第二隔离层的侧壁上形成第三隔离层；其中，所述第一隔离层的厚度大于所述第二隔离层的厚度，所述第三隔离层的厚度大于所述第一隔离层的厚度。3.根据权利要求2所述的半导体结构的制作方法，其特征在于，所述第三隔离层的材料与所述第一隔离层的材料相同，所述第二隔离层的材料与所述第一隔离层的材料不同。4.根据权利要求2所述的半导体结构的制作方法，其特征在于，在形成所述第一隔离层之后，还包括：在所述衬底上形成图案化光阻层，所述图案化光阻层暴露出所述第一隔离层；对所述第一隔离层进行离子掺杂，以使得所述第一隔离层底部的掺杂浓度大于所述第一隔离层顶部的掺杂浓度。5.根据权利要求4所述的半导体结构的制作方法，其特征在于，所述第三隔离层顶部的厚度小于所述第三隔离层底部的厚度。6.根据权利要求5所述的半导体结构的制作方法，其特征在于，在形成所述第三隔离层之后，还包括：在所述衬底上形成图案化光阻层，所述图案化光阻层暴露出所述第三隔离层；对所述第三隔离层进行离子掺杂，以使得所述第三隔离层顶部的掺杂浓度大于所述第三隔离层底部的掺杂浓度。7.根据权利要求6所述的半导体结构的制作方法，其...

【专利技术属性】
技术研发人员：杨谦，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：