半导体器件和包括半导体器件的数据存储系统技术方案

一种半导体器件，包括：电路器件，位于第一衬底上；下互连结构，电连接到电路器件；下接合结构，连接到下互连结构；上接合结构，位于下接合结构上；上互连结构，连接到上接合结构；第二衬底，位于上互连结构上；栅电极，位于上互连结构与第二衬底之间；沟道结构，贯穿栅电极，并且沟道结构中的每一个包括沟道层；通孔图案，位于第二衬底上；源极接触插塞，在第二衬底的外侧与第二衬底间隔开，并且具有高于第二衬底的上表面和低于最下面栅电极的下表面；以及源极连接图案，与通孔图案中的每一个的上表面和源极接触插塞的上表面接触。极接触插塞的上表面接触。极接触插塞的上表面接触。

【技术实现步骤摘要】
半导体器件和包括半导体器件的数据存储系统
[0001]相关申请的交叉引用
[0002]本申请要求于2021年7月13日在韩国知识产权局提交的韩国专利申请No.10
‑
2021
‑
0091672的优先权，其公开内容通过引用整体并入本文中。


[0003]本专利技术构思涉及半导体器件以及包括半导体器件的数据存储系统。

技术介绍

[0004]在需要数据存储的数据存储系统中，对可以存储大容量数据的半导体器件的需求不断增加。因此，已经对增加半导体器件的数据存储容量的方法进行了研究。例如，作为增加半导体器件的数据存储容量的方法，已经提出了包括三维布置的存储单元而不是二维布置的存储单元的半导体器件。

技术实现思路

[0005]示例实施例提供了一种具有改善的电特性和可靠性的半导体器件。
[0006]示例实施例提供了一种包括具有改善的电特性和可靠性的半导体器件的数据存储系统。
[0007]根据一些示例实施例，半导体器件可以包括第一半导体结构和第二半导体结构。第一半导体结构可以包括第一衬底、位于该第一衬底上的电路器件、电连接到该电路器件的下互连结构、以及连接到该下互连结构的下接合结构。第二半导体结构可以包括：第二衬底，位于第一半导体结构上；栅电极，在与第二衬底的下表面垂直的竖直方向上彼此间隔开并堆叠；沟道结构，贯穿栅电极，并且沿竖直方向延伸，每个沟道结构包括沟道层；上互连结构，位于栅电极和沟道结构的下方；以及上接合结构，连接到上互连结构并接合到下接合结构。第二半导体结构还可以包括：通孔图案，位于第二衬底上；源极接触插塞，与第二衬底间隔开；以及源极连接图案，被配置为与通孔图案中的每一个的上表面接触并将通孔图案与源极接触插塞彼此电连接。源极连接图案可以包括：重叠部分，在竖直方向上与第二衬底重叠：以及延伸部分，从重叠部分起沿与第二衬底的下表面平行的水平方向延伸。源极接触插塞可以在竖直方向上与源极连接图案的延伸部分重叠。
[0008]根据一些示例实施例，半导体器件可以包括：第一衬底；电路器件，位于第一衬底上；下互连结构，电连接到电路器件；下接合结构，连接到下互连结构；上接合结构，接合到下接合结构；上互连结构，连接到上接合结构；第二衬底，位于上互连结构上；栅电极，位于上互连结构与第二衬底之间，并且其中栅电极彼此间隔开；沟道结构，贯穿栅电极，并且沟道结构中的每一个包括沟道层；通孔图案，位于第二衬底上；源极接触插塞，在第二衬底的外侧与第二衬底间隔开，并且基于第一衬底的上表面，其上表面的高度比第二衬底的上表面的高度高且其下表面的高度比栅电极中的最下面栅电极的下表面的高度低；以及源极连接图案，与通孔图案中的每一个的上表面和源极接触插塞的上表面接触。
[0009]根据一些示例实施例，数据存储系统可以包括半导体存储器件和控制器。半导体存储器件可以包括第一半导体结构、第二半导体结构和输入/输出焊盘。第一半导体结构可以包括第一衬底和位于第一衬底上的电路器件。第二半导体结构可以包括第二衬底、在第二衬底下方彼此间隔开并堆叠的栅电极、以及贯穿栅电极的沟道结构。输入/输出焊盘可以电连接到电路器件。控制器可以通过输入/输出焊盘电连接到半导体存储器件，并且可以被配置为控制半导体存储器件。第一半导体结构还可以包括：下互连结构，电连接到电路器件；以及下接合结构，连接到下互连结构。第二半导体结构还可以包括：上接合结构，接合到下接合结构；上互连结构，连接到上接合结构；通孔图案，位于第二衬底上；源极连接图案，被配置为与通孔图案中的每一个的上表面接触，并且包括在与第二衬底的下表面垂直的竖直方向上与第二衬底重叠的重叠部分、以及从重叠部分起沿与第二衬底的下表面平行的水平方向延伸的延伸部分，以及源极接触插塞，连接到上互连结构，在第二衬底的外侧与第二衬底间隔开，并且沿竖直方向延伸以与源极连接图案的延伸部分接触。
附图说明
[0010]通过结合附图的以下详细描述，将更清楚地理解本专利技术构思的上述和其他方面、特征和优点。
[0011]图1是根据一些示例实施例的半导体器件的示意性分解透视图。
[0012]图2是根据一些示例实施例的半导体器件的示意性截面图。
[0013]图3是示出了根据一些示例实施例的半导体器件的一些组件的平面图。
[0014]图4A和图4B是根据一些示例实施例的半导体器件的局部放大截面图。
[0015]图5是根据一些示例实施例的半导体器件的示意性截面图。
[0016]图6是示出了根据一些示例实施例的半导体器件的一些组件的平面图。
[0017]图7是根据一些示例实施例的半导体器件的局部放大截面图。
[0018]图8A、图8B、图8C、图8D、图8E和图8F是示出了根据一些示例实施例的半导体器件的一些组件的平面图。
[0019]图9是根据一些示例实施例的半导体器件的局部放大截面图。
[0020]图10、图11、图12、图13、图14、图15和图16是示出了根据一些示例实施例的制造半导体器件的方法的示意性截面图。
[0021]图17是根据一些示例实施例的包括半导体器件的数据存储系统的示意图。
[0022]图18是根据一些示例实施例的包括半导体器件的数据存储系统的示意性透视图。
[0023]图19是根据一些示例实施例的半导体封装的示意性截面图。
具体实施方式
[0024]在下文中，将参照附图来描述一些示例实施例。
[0025]在下面的描述中，除非另有说明，否则参考附图使用术语“上”、“上部”、“上表面”、“下”、“下部”、“下表面”、“侧表面”等。
[0026]应当理解，当诸如层、膜、区域或衬底的元件被称为在另一个元件“上”时，该元件可以直接在该另一个元件上或者也可以存在中间元件。相比之下，当一个元件被称作在另一个元件的“直接上面”时，不存在中间元件。还应当理解，当一个元件被称为在另一个元件
“
上”时，该元件可以在该另一个元件的上方或下方或者与该另一个元件相邻(例如，水平相邻)。
[0027]应当理解，相对于其他元件和/或其属性(例如，结构、表面、方向等)可以被称为“垂直”、“平行”、“共面”等的元件和/或其属性(例如，结构、表面、方向等)，相对于其他元件和/或其属性可以分别是“垂直”、“平行”、“共面”等或者可以分别是“基本垂直”、“基本平行”、“基本共面”。
[0028]与其他元件和/或其属性“基本垂直”的元件和/或其属性(例如，结构、表面、方向等)将被理解为与其他元件和/或其属性在制造公差和/或材料公差范围内“垂直”，和/或在幅度和/或角度等方面相比于与其他元件和/或其属性“垂直”的偏差等于或小于10％(例如，
±
10％的公差)。
[0029]与其他元件和/或其属性“基本平行”的元件和/或其属性(例如，结构、表面、方向等)将被理解为与其他元件和/或其属性在制造公差和/或材料公差范围内“平行”，和/或在幅度和/或角度等本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，包括：第一半导体结构，包括：第一衬底，电路器件，位于所述第一衬底上，下互连结构，电连接到所述电路器件，以及下接合结构，连接到所述下互连结构；以及第二半导体结构，包括：第二衬底，位于所述第一半导体结构上，栅电极，在与所述第二衬底的下表面垂直的竖直方向上彼此间隔开并堆叠，沟道结构，贯穿所述栅电极，并且沿所述竖直方向延伸，所述沟道结构中的每一个包括沟道层，上互连结构，位于所述栅电极和所述沟道结构的下方，以及上接合结构，连接到所述上互连结构并接合到所述下接合结构，其中，所述第二半导体结构还包括：通孔图案，位于所述第二衬底上，源极接触插塞，与所述第二衬底间隔开，以及源极连接图案，被配置为与所述通孔图案中的每一个的上表面接触，并将所述通孔图案与所述源极接触插塞彼此电连接，其中，所述源极连接图案包括：重叠部分，在所述竖直方向上与所述第二衬底重叠，以及延伸部分，从所述重叠部分起沿与所述第二衬底的下表面平行的水平方向延伸，以及其中，所述源极接触插塞在所述竖直方向上与所述源极连接图案的延伸部分重叠。2.根据权利要求1所述的半导体器件，其中，基于所述第一衬底的上表面，所述源极接触插塞的上表面位于比所述第二衬底的上表面的高度高的高度处，以及所述源极接触插塞的上表面与所述源极连接图案的延伸部分接触。3.根据权利要求1所述的半导体器件，其中，基于所述第一衬底的上表面，所述源极接触插塞的上表面位于与所述通孔图案中的至少一个的上表面相同的高度处。4.根据权利要求1所述的半导体器件，其中，所述源极连接图案包括位于所述第二衬底的上表面上的具有网格形状或线形状的至少一个区域。5.根据权利要求1所述的半导体器件，其中，所述源极连接图案包括阻挡层和位于所述阻挡层上的导电层，以及所述阻挡层与所述通孔图案和所述源极接触插塞接触。6.根据权利要求1所述的半导体器件，其中，所述通孔图案中的每一个具有上部和下部，所述下部具有比所述上部的宽度大的宽度。7.根据权利要求1所述的半导体器件，其中，所述通孔图案和所述第二衬底包括半导体材料，所述半导体材料包括具有相同导电类型的杂质。8.根据权利要求1所述的半导体器件，其中，所述第二衬底由半导体材料形成，以及所述通孔图案中的每一个由金属材料形成。
9.根据权利要求1所述的半导体器件，其中，所述第二半导体结构还包括外围接触插塞，所述外围接触插塞在所述第二衬底的外侧与所述源极接触插塞间隔开并且沿所述竖直方向延伸。10.根据权利要求9所述的半导体器件，其中，所述第二半导体结构还包括：外围接触焊盘，被配置为与所述外围接触插塞的上表面接触并与所述源极连接图案间隔开，外围接触通孔，位于所述外围接触焊盘上，以及导电焊盘，位于所述外围接触通孔上。11.根据权利要求9所述的半导体器件，其中，基于所述第一衬底的上表面，所述外围接触插塞的上表面和所述源极接触插塞的上表面位于相同高度处。12.一种半导体器件，包括：第一衬底；电路器件，位于所述第一衬底上；下互连结构，电连接到所述电路器件；下接合结构，连接到所述下互连结构；上接合结构，接合到所述下接合结构；上互连结构，连接到所述上接合结构；第二...

【专利技术属性】
技术研发人员：崔茂林，成政泰，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：