半导体结构及其制造方法技术

提供一种半导体结构制造方法，包括：提供第一晶圆，第一晶圆上表面具有向第一晶圆内部延伸的空隙结构；提供第二晶圆，第二晶圆下表面具有绝缘层；以绝缘层及第一晶圆上表面为键合面将第二晶圆与第一晶圆键合，绝缘层密封空隙结构；在第二晶圆上表面制作器件；形成硅通孔结构，硅通孔结构的至少部分侧面被空隙结构包围。本发明专利技术能够利用已有的绝缘层密封所述空隙结构，从而保持空隙结构的设计图案，保证后续形成的硅通孔结构应力释放效果，增大硅通孔结构周围不受内应力影响区域的面积，以增加晶体管的排布数量，提高半导体结构的性能；另外，器件形成在绝缘层之上，能够大大减小寄生电容，提升时脉，减少器件的电流漏电流，提高半导体结构的性能。体结构的性能。体结构的性能。

【技术实现步骤摘要】
半导体结构及其制造方法


[0001]本专利技术涉及半导体
，尤其涉及一种半导体结构及其制造方法。

技术介绍

[0002]硅通孔(Through
‑
Silicon Via，TSV)技术是三维集成电路中堆叠芯片实现互连的一种新的技术解决方案。硅通孔能够使芯片在垂直方向堆叠的密度最大、芯片之间的互连线最短、外形尺寸最小。与二维集成封装相比，基于硅通孔的三维集成技术能够进一步减小芯片集成的面积与体积，提高集成度，并且大大改善芯片速度和低功耗的性能，成为目前电子封装技术中最引人注目的一种技术，被认为能够实现摩尔定律在后摩尔时代的延续。
[0003]但传统的硅通孔结构中，硅通孔结构收缩/膨胀时产生的内应力会向旁边的晶体管传递，影响其电学性能。

技术实现思路

[0004]本专利技术所要解决的技术问题是，提供一种半导体结构及其制造方法，其能够有效隔断硅通孔结构收缩/膨胀时产生的内应力向周围晶体管的传播，从而增大硅通孔结构周围不受内应力影响区域的面积，以增加晶体管的排布数量。
[0005]为了解决上述问题，本专利技术提供了一种半导体结构的制造方法，其包括：提供第一晶圆，所述第一晶圆上表面具有向所述第一晶圆内部延伸的空隙结构；提供第二晶圆，所述第二晶圆下表面具有绝缘层；以所述绝缘层及所述第一晶圆上表面为键合面将所述第二晶圆与所述第一晶圆键合，所述绝缘层密封所述空隙结构；在所述第二晶圆上表面制作器件；形成硅通孔结构，所述硅通孔结构贯穿所述第二晶圆及所述第一晶圆，且所述硅通孔结构的至少部分侧面被所述空隙结构包围。
[0006]可选地，所述提供第一晶圆，所述第一晶圆上表面具有向所述第一晶圆内部延伸的空隙结构的步骤中，对所述第一晶圆上表面图案化，形成所述空隙结构。
[0007]可选地，所述提供第二晶圆，所述第二晶圆下表面具有绝缘层的步骤中，所述第二晶圆包括依次设置的支撑硅层及所述绝缘层；在以所述绝缘层及所述第一晶圆上表面为键合面将所述第二晶圆与所述第一晶圆键合的步骤之后，进一步包括：减薄所述支撑硅层；采用外延工艺在所述支撑硅层上形成硅衬底层；在所述第二晶圆上表面形成器件的步骤进一步包括：在所述硅衬底层上制作器件。
[0008]可选地，所述绝缘层朝向所述空隙结构的表面与所述第一晶圆的上表面平齐。
[0009]可选地，所述形成硅通孔结构，所述硅通孔结构贯穿所述第二晶圆及所述第一晶圆，且所述硅通孔结构的至少部分侧面被所述空隙结构包围的步骤进一步包括：形成过孔，所述过孔贯穿所述第二晶圆，并延伸至所述第一晶圆中，且所述过孔的至少部分侧面被所述空隙结构包围；在所述过孔内形成隔离层，所述隔离层覆盖所述过孔内壁、所述第二晶圆上表面及所述器件；形成导电填充层，所述导电填充层填充所述过孔；自所述第一晶圆的下表面，去除部分所述第一晶圆，暴露所述导电填充层的底部，形成所述硅通孔结构。
[0010]可选地，所述形成导电填充层，所述导电填充层填充所述过孔的步骤进一步包括：形成阻挡层，所述阻挡层覆盖所述隔离层；形成种子层，所述种子层覆盖所述阻挡层；在所述种子层上形成电镀层，所述电镀层填充所述过孔。
[0011]可选地，所述在所述种子层上形成电镀层，所述电镀层填充所述过孔的步骤之后进一步包括：去除所述第一晶圆上表面对应的阻挡层、种子层及电镀层，仅保留位于所述过孔内的阻挡层、种子层及电镀层。
[0012]本专利技术还提供一种半导体结构，其包括：第一衬底，其上表面具有向所述第一衬底内部延伸的空隙结构；第二衬底，其下表面具有绝缘层，所述绝缘层作为键合层与所述第一衬底键合，并密封所述空隙结构，在所述第二衬底上表面设置有器件；硅通孔结构，贯穿所述第二衬底及所述第一衬底，且所述硅通孔结构的至少部分侧面被所述空隙结构包围。
[0013]可选地，所述空隙结构为环绕所述硅通孔结构的圆环。
[0014]可选地，所述空隙结构由多个同心圆环构成。
[0015]可选地，所述硅通孔结构与所述空隙结构共轴。
[0016]可选地，在所述硅通孔结构的延伸方向上，所述器件与所述空隙结构对应设置。
[0017]可选地，在所述硅通孔结构的延伸方向上，所述器件与所述空隙结构错位设置。
[0018]可选地，所述第二衬底还包括设置在所述绝缘层上的支撑硅层及硅衬底层，所述硅衬底层由在所述支撑硅层上外延而成。
[0019]可选地，所述硅通孔结构包括：过孔，贯穿所述第一衬底及所述第二衬底；
[0020]隔离层，覆盖所述过孔内壁、所述第二衬底上表面及所述器件；导电填充层，填充所述过孔。
[0021]可选地，所述导电填充层包括：阻挡层，覆盖所述隔离层；种子层，覆盖所述阻挡层；电镀层，覆盖所述种子层，且填充所述过孔。
[0022]本专利技术的优点在于，利用已有的绝缘层密封所述空隙结构，从而保持空隙结构的设计图案，保证后续形成的硅通孔结构应力释放效果，增大硅通孔结构周围不受内应力影响区域的面积，以增加晶体管的排布数量，提高半导体结构的性能；另外，所述器件形成在绝缘层之上，能够大大减小寄生电容，提升时脉，减少器件的电流漏电流，提高半导体结构的性能。
附图说明
[0023]为了更清楚地说明本申请实施例的技术方案，下面将对本申请实施例中所需要使用的附图作简单介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0024]图1是本专利技术第一实施例提供的半导体结构的制造方法的步骤示意图；
[0025]图2A～图2J是本专利技术第一实施提供的制造方法制备的半导体结构的主要截面示意图；
[0026]图3是图2A所示半导体结构的俯视示意图；
[0027]图4是图2G所示半导体结构的俯视示意图；
[0028]图5A是本专利技术第二实施例提供的制造方法形成硅通孔结构后的半导体结构的截
面示意图；
[0029]图5B是图5A所示半导体结构的俯视示意图；
[0030]图6A是本专利技术第三实施例提供的半导体结构的截面示意图；
[0031]图6B是图6A所示半导体结构的俯视示意图；
[0032]图7A是本专利技术第四实施例提供的半导体结构的截面示意图；
[0033]图7B是图7A所示半导体结构的俯视示意图。
具体实施方式
[0034]为了使本申请的目的、技术手段及其效果更加清楚明确，以下将结合附图对本申请作进一步地阐述。应当理解，此处所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例，并不用于限定本申请。基于本申请中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
[0035]图1是本专利技术第一实施例提供的半导体结构的制造方法的步骤示意图。请参阅图1，所述制造方法包括如下步骤：步骤S10，提供第一晶圆，所述第一晶圆上表面具有向所述第一晶圆内部延伸的空隙结构；步骤本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构的制造方法，其特征在于，包括：提供第一晶圆，所述第一晶圆上表面具有向所述第一晶圆内部延伸的空隙结构；提供第二晶圆，所述第二晶圆下表面具有绝缘层；以所述绝缘层及所述第一晶圆上表面为键合面将所述第二晶圆与所述第一晶圆键合，所述绝缘层密封所述空隙结构；在所述第二晶圆上表面制作器件；形成硅通孔结构，所述硅通孔结构贯穿所述第二晶圆及所述第一晶圆，且所述硅通孔结构的至少部分侧面被所述空隙结构包围。2.根据权利要求1所述的半导体结构的制造方法，其特征在于，所述提供第一晶圆，所述第一晶圆上表面具有向所述第一晶圆内部延伸的空隙结构的步骤中，对所述第一晶圆上表面图案化，形成所述空隙结构。3.根据权利要求1所述的半导体结构的制造方法，其特征在于，所述提供第二晶圆，所述第二晶圆下表面具有绝缘层的步骤中，所述第二晶圆包括依次设置的支撑硅层及所述绝缘层；在以所述绝缘层及所述第一晶圆上表面为键合面将所述第二晶圆与所述第一晶圆键合的步骤之后，进一步包括：减薄所述支撑硅层；采用外延工艺在所述支撑硅层上形成硅衬底层；在所述第二晶圆上表面形成器件的步骤进一步包括：在所述硅衬底层上制作器件。4.根据权利要求1所述的半导体结构的制造方法，其特征在于，所述绝缘层朝向所述空隙结构的表面与所述第一晶圆的上表面平齐。5.根据权利要求1所述的半导体结构的制造方法，其特征在于，所述形成硅通孔结构，所述硅通孔结构贯穿所述第二晶圆及所述第一晶圆，且所述硅通孔结构的至少部分侧面被所述空隙结构包围的步骤进一步包括：形成过孔，所述过孔贯穿所述第二晶圆，并延伸至所述第一晶圆中，且所述过孔的至少部分侧面被所述空隙结构包围；在所述过孔内形成隔离层，所述隔离层覆盖所述过孔内壁、所述第二晶圆上表面及所述器件；形成导电填充层，所述导电填充层填充所述过孔；自所述第一晶圆的下表面，去除部分所述第一晶圆，暴露所述导电填充层的底部，形成所述硅通孔结构。6.根据权利要求5所述的半导体结构的制造方法，其特征在于，所述形成导电填充层，所述导电填充层填充...

【专利技术属性】
技术研发人员：庄凌艺，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：