晶体管基底制造技术

提供了一种晶体管基底，所述晶体管基底包括：基底；半导体层，与基底叠置；以及栅电极，与半导体层叠置。半导体层包括沟道区、直接连接到沟道区的端部的导电区以及位于导电区的边缘处的阻挡部分。通过阻挡部分，可以防止掺杂在半导体层中的杂质扩散到半导体层外部的元件中，从而最小化薄膜晶体管的特性的不希望的偏差。有利地，薄膜晶体管的性能可以充分地一致和/或均匀。致和/或均匀。致和/或均匀。

【技术实现步骤摘要】
晶体管基底
[0001]本申请要求于2021年10月27日在韩国知识产权局提交的第10
‑
2021
‑
0144459号韩国专利申请的优先权和权益；该韩国专利申请通过引用而被包含。


[0002]
涉及一种薄膜晶体管阵列基底和用于制造该薄膜晶体管阵列基底的方法。薄膜晶体管阵列基底也可以称为晶体管基底。

技术介绍

[0003]诸如显示装置的电子装置可以包括薄膜晶体管阵列基底，该薄膜晶体管阵列基底包括用于执行开关功能和/或用于控制电子元件的薄膜晶体管。显示装置可以包括位于显示区域中的薄膜晶体管，并且可以包括位于外围区域中的薄膜晶体管。
[0004]薄膜晶体管通常包括半导体层和栅电极。栅极绝缘层位于半导体层与栅电极之间。

技术实现思路

[0005]本技术的目的在于提供一种包括可以防止掺杂剂或杂质的不必要的扩散的薄膜晶体管的薄膜晶体管阵列基底，使得可以最小化薄膜晶体管的特性的不希望的偏差。有利地，薄膜晶体管的性能可以充分地一致和/或均匀。实施例可以涉及一种用于制造薄膜晶体管阵列基底的方法。
[0006]实施例可以涉及一种晶体管基底，所述晶体管基底可以包括：基底；半导体层，与基底叠置；以及栅电极，与半导体层叠置，其中，半导体层可以包括沟道区、直接连接到沟道区的端部的导电区以及位于导电区的边缘处的阻挡部分。
[0007]阻挡部分可以包括直接接触导电区的第一面的第一构件，其中，导电区可以位于第一构件与沟道区之间。
[0008]阻挡部分还可以包括直接接触导电区的第二面的第二构件，其中，导电区可以位于第二构件与基底之间。
[0009]第一构件和第二构件可以彼此直接连接。
[0010]第二构件可以直接接触沟道区。
[0011]第二构件在垂直于基底的方向上的第一尺寸可以小于第一构件在垂直于基底的方向上的第一尺寸，并且第二构件在平行于基底的方向上的第二尺寸可以大于第一构件在平行于基底的方向上的第二尺寸。
[0012]晶体管基底还可以包括：绝缘层，位于栅电极上并且包括开口；以及电极，部分地位于绝缘层上，部分地位于开口内部，并且直接接触阻挡部分的第二构件。
[0013]晶体管基底还可以包括绝缘层，并且绝缘层可以位于半导体层与栅电极之间。
[0014]半导体层还可以包括中间部分，并且中间部分可以位于基底与沟道区之间，其中，沟道区、阻挡部分和中间部分一起可以围绕导电区，并且中间部分可以直接接触沟道区的
整个面。
[0015]阻挡部分可以是导电的。
[0016]实施例可以涉及一种薄膜晶体管阵列基底，所述薄膜晶体管阵列基底包括以下元件：基底；半导体层，在基底上；以及栅电极，在半导体层上，其中，半导体层包括沟道区、位于沟道区的两侧上的导电区以及边缘部分，边缘部分位于导电区的边缘处，并且与沟道区和导电区相比，边缘部分掺杂有高浓度的碳。
[0017]边缘部分可以包括竖直部分，该竖直部分在垂直于基底的表面的第一方向上延伸并且接触导电区的侧表面。
[0018]边缘部分还可以包括水平部分，该水平部分在不同于第一方向的第二方向上延伸并且接触导电区的上表面。
[0019]竖直部分和水平部分可以在半导体层的角部处彼此连接。
[0020]水平部分的一个侧表面与沟道区的一个侧表面接触。
[0021]水平部分在第一方向上的宽度可以小于竖直部分在第一方向上的长度，并且水平部分在第二方向上的长度可以大于竖直部分在第二方向上的宽度。
[0022]薄膜晶体管阵列基底还可以包括：绝缘层，位于栅电极上；以及电极，位于绝缘层上，其中，电极可以通过形成在绝缘层中的开口接触边缘部分的水平部分的上表面以与其电连接。
[0023]薄膜晶体管阵列基底还可以包括位于半导体层与栅电极之间的绝缘层，其中，绝缘层的下部分可以掺杂有碳，并且可以包括接触水平部分的附加水平部分。
[0024]半导体层还可以包括底部分，该底部分位于半导体层的其它部分下面并且掺杂有具有比沟道区和导电区的浓度高的浓度的碳。
[0025]边缘部分和底部分一起可以围绕半导体层的底表面和侧表面以及半导体层的除了沟道区的上表面之外的整个上表面。
[0026]边缘部分可以是导电的。
[0027]半导体层可以包括多晶硅。
[0028]实施例可以涉及一种用于制造薄膜晶体管阵列基底的方法。该方法可以包括以下步骤：在基底上形成半导体层；在半导体层上形成第一掩模图案以暴露半导体层的边缘部分；通过使用第一掩模图案作为掩模，在半导体层中首次掺杂碳；去除第一掩模图案，并在暴露的半导体层中掺杂杂质；以及在半导体层上形成第一绝缘层。
[0029]薄膜晶体管阵列基底的制造方法还可以包括：在第一绝缘层上形成第二掩模图案；以及通过使用第二掩模图案作为掩模，在半导体层中二次掺杂碳。
[0030]薄膜晶体管阵列基底的制造方法还可以包括：去除第一绝缘层；在半导体层上形成第二绝缘层；以及在第二绝缘层上形成栅电极。
[0031]薄膜晶体管阵列基底的制造方法还可以包括：在第一绝缘层上形成栅电极；以及通过使用栅电极作为掩模在半导体层中二次掺杂碳。
[0032]薄膜晶体管阵列基底的制造方法还可以包括：在栅电极上形成第二绝缘层；在第二绝缘层和第一绝缘层中形成开口；以及形成通过开口连接到半导体层的电极。
[0033]薄膜晶体管阵列基底的制造方法还可以包括：通过将碳注入到半导体层的下部分中而在半导体层的下部分中形成掺杂有碳的底部分。
[0034]实施例可以涉及一种用于制造薄膜晶体管阵列基底的方法。该方法可以包括以下步骤：在基底上堆叠非晶硅以形成第一半导体层；通过从基底的下部分注入碳，通过在第一半导体层的下部分中首次掺杂碳来形成下掺杂层；在第一半导体层上堆叠非晶硅以形成附加半导体层；在第二半导体层上形成暴露第二半导体层的边缘部分的第一掩模图案，第二半导体层包括下掺杂层、第一半导体层和附加半导体层；通过使用第一掩模图案作为掩模，在第二半导体层中首次掺杂碳；去除第一掩模图案，并在暴露的第二半导体层中掺杂杂质；以及在第二半导体层上形成第一绝缘层。
[0035]薄膜晶体管阵列基底的制造方法还可以包括：在第一绝缘层上形成第二掩模图案；以及通过使用第二掩模图案作为掩模，在第二半导体层中二次掺杂碳。
[0036]实施例可以涉及一种薄膜晶体管阵列基底，该薄膜晶体管阵列基底包括以下元件：沟道区；第一区域，掺杂有第一材料；以及第二区域，掺杂有第二材料，其中，第一区域与沟道区接触以位于沟道区的两端处，并且第二区域与第一区域叠置且与沟道区接触。
[0037]第一材料可以包括硼。
[0038]第二材料可以包括碳。
[0039]实施例可以涉及一种晶体管基底。晶体管基底可以包括：基底；半导体层，与基底叠置；以及栅电极，与半导体层叠置。半导体层可以包括沟道区、直接连接到沟道区的端部的导电区以及位于导电区的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种晶体管基底，其特征在于，所述晶体管基底包括：基底；半导体层，与所述基底叠置；以及栅电极，与所述半导体层叠置，其中，所述半导体层包括沟道区、直接连接到所述沟道区的端部的导电区以及位于所述导电区的边缘处的阻挡部分。2.根据权利要求1所述的晶体管基底，其特征在于，所述阻挡部分包括直接接触所述导电区的第一面的第一构件，其中，所述导电区位于所述第一构件与所述沟道区之间。3.根据权利要求2所述的晶体管基底，其特征在于，所述阻挡部分还包括直接接触所述导电区的第二面的第二构件，其中，所述导电区位于所述第二构件与所述基底之间。4.根据权利要求3所述的晶体管基底，其特征在于，所述第一构件和所述第二构件彼此直接连接。5.根据权利要求4所述的晶体管基底，其特征在于，所述第二构件直接接触所述沟道区。6.根据权利要求3所述的晶体管基底，其特征在于，所述第二构件在垂直于所述基底的方向上的第一尺寸小于所述第一构...

【专利技术属性】
技术研发人员：徐宗吾，奥村展，郑在祐，
申请(专利权)人：三星显示有限公司，
类型：新型
国别省市：