MOS晶体管失配模型的建模方法技术

本发明专利技术提供了一种MOS晶体管失配模型的建模方法，包括：步骤S1：测试一对MOS晶体管的失配值；步骤S2：建立所述失配值与所述MOS晶体管的沟道长度和沟道宽度之间的关系式；步骤S3：循环步骤S1～步骤S2，以获取多对MOS晶体管的失配值与所述MOS晶体管的沟道长度和沟道宽度之间的关系式；步骤S4：根据每对MOS晶体管测试得到的实际失配值和关系式进行拟合，以得到MOS晶体管的失配模型。相对于现有技术，采用本发明专利技术的MOS晶体管失配模型的建模方法可以得到精度更高的MOS晶体管失配模型。精度更高的MOS晶体管失配模型。精度更高的MOS晶体管失配模型。

【技术实现步骤摘要】
MOS晶体管失配模型的建模方法


[0001]本专利技术涉及半导体
，尤其是涉及一种MOS晶体管失配模型的建模方法。

技术介绍

[0002]SPICE是一种功能强大的通用模拟电路仿真器，自1972年推出第一版至今已有几十年的历史。该程序主要用于集成电路的电路分析程序中，SPICE的网表格式变成了通常模拟电路和晶体管级电路描述的标准工业标准，主要用于IC设计中的模拟电路，数模混合电路，电源电路等电子系统的设计和仿真。SPICE模型由两部分组成：模型方程式(Model Equations)和模型参数(Model Parameters)。由于提供了模型方程式，因而可以把SPICE模型与仿真器的算法非常紧密地联接起来，可以获得更好的分析效率和分析结果。SPICE建模工程师依靠器件理论及经验，提取模型参数以供SPICE仿真程序使用。目前业界通用的SPICE模型有BSIM系列、PSP或经验模型(宏模型)等。SPICE模型的分析精度主要取决于模型参数的来源即数据的精确性，以及模型方程式的适用范围。
[0003]通常一个成熟的CMOS工艺技术平台包含MOSFET、二极管、三极管、MOM电容、MIM电容、电阻和可变电容器等基本器件的SPICE建模。后续的PDK(Process Design Kit工艺设计包)开发、IP库以及各种标准单元库乃至客户定制化的芯片设计开发都是基于SPICE模型库。MOS晶体管的失配(mismatch)是某些制造工艺流程中导致相同MOS晶体管物理量不随时间改变的随机涨落的现象。特定工艺下器件失配程度决定了电路的最终设计精度和成品率。电路设计者需要精确的MOS晶体管失配模型来约束电路优化设计，版图设计者需要相应的设计规则来减小芯片失配。尤其是在CMOS工艺器件尺寸进入深亚微米范围后，器件失配随着尺寸的减小而愈发严重，制约了射频/模拟集成电路的性能。当然，数字电路也不是完全不考虑器件失配的影响，在大规模存储器的设计中，必须考虑晶体管失配对子存储单元时钟信号的影响。
[0004]现有技术的SPICE提取失配模型的流程中，失配模型的提取方法是根据测试数据的斜率用模型参数拟合一个近似的斜率，这样提取的失配模型与测试数据的斜率是一致的，然而，如果当测试数据比较分散的时候，无法保证每个测试点与仿真数据一致，例如图1，横坐标是1/sqrt(W*L)，W是沟道宽度，L是沟道长度，纵坐标是阈值电压失配值。Data表示器件的阈值电压的测试数据，model表示器件的阈值电压的仿真数据，线条1是仿真数据拟合的数据线，线条2是测试数据拟合的数据线，可以看出测试数据比较分散，并且一些器件的测试数据和仿真数据相差很远，可以看出现有技术仿真方法仿真出来的仿真数据不太准确。图2中，横坐标是1/sqrt(W*L)，W是沟道宽度，L是沟道长度，纵坐标是饱和电流失配值。Data表示器件的饱和电流的测试数据，model表示器件的饱和电流的仿真数据，线条1是仿真数据拟合的数据线，线条2是测试数据拟合的数据线，可以看出测试数据比较分散，并且一些器件的测试数据和仿真数据相差很远，可以看出现有技术仿真方法仿真出来的仿真数据不太准确。因此，使用现有技术形成MOS晶体管的失配模型精度较低。

技术实现思路

[0005]本专利技术的目的在于提供一种MOS晶体管失配模型的建模方法，可以形成精度较高的MOS晶体管失配模型。
[0006]为了达到上述目的，本专利技术提供了一种MOS晶体管失配模型的建模方法，包括：
[0007]步骤S1：测试一对MOS晶体管的失配值；
[0008]步骤S2：建立所述失配值与所述MOS晶体管的沟道长度和沟道宽度之间的关系式；
[0009]步骤S3：循环步骤S1～步骤S2，以获取多对MOS晶体管的失配值与所述MOS晶体管的沟道长度和沟道宽度之间的关系式；以及
[0010]步骤S4：根据每对MOS晶体管测试得到的实际失配值和关系式进行拟合，以得到MOS晶体管的失配模型。
[0011]可选的，在所述的MOS晶体管失配模型的建模方法中，所有所述MOS晶体管的沟道长度均相同。
[0012]可选的，在所述的MOS晶体管失配模型的建模方法中，所有所述MOS晶体管的沟道宽度均相同。
[0013]可选的，在所述的MOS晶体管失配模型的建模方法中，所述失配值包括：阈值电压失配值和饱和电流失配值。
[0014]可选的，在所述的MOS晶体管失配模型的建模方法中，所述阈值电压失配值的获取方法包括：
[0015]Sigma_Vtlin＝Vtlin1
‑
Vtlin2；
[0016]其中，Sigma_Vtlin为阈值电压失配值，Vtlin1为每对MOS晶体管中的一个MOS晶体管的阈值电压，Vtlin2为每对MOS晶体管中的另一个MOS晶体管的阈值电压。
[0017]可选的，在所述的MOS晶体管失配模型的建模方法中，所述饱和电流失配值的获取方法包括：
[0018]Sigma_Idsat＝(Idsat1
‑
Idsat2)/(Idsat1+Idsat2)/2；
[0019]其中，Sigma_Idsat为饱和电流失配值，Idsat1为每对MOS晶体管中的一个MOS晶体管的饱和电流，Idsat2为每对MOS晶体管中的另一个MOS晶体管的饱和电流。
[0020]可选的，在所述的MOS晶体管失配模型的建模方法中，获取阈值电压的方法包括：
[0021]当Ids＝Icon*(W/L)且Vds＝Vdlin时，此时，栅极和源极之间的电压值为阈值电压；其中，Icon为MOS晶体管固有的电流值，Vdlin为MOS晶体管固有的线性区电压，Vdd为MOS晶体管的工作电压。
[0022]可选的，在所述的MOS晶体管失配模型的建模方法中，获取饱和电流的方法包括：
[0023]当Vds＝Vdd且Vgs＝Vdd且Vbs＝0时，漏极和源极之间的电流为饱和电流，
[0024]其中，Vds为漏极和源极之间的电压值，Vgs为栅极和源极之间的电压值，Vbs为衬底和源极之间的电压值，Vdd为MOS晶体管的工作电压。
[0025]可选的，在所述的MOS晶体管失配模型的建模方法中，所述MOS晶体管的失配模型为：
[0026]mismatch＝A+B/W+C/L+D/(W*L)+E/sqrt(W*L)；其中，mismatch为失配值，W为沟道宽度，L为沟道长度，A、B、C、D和E为失配模型的系数。
[0027]可选的，在所述的MOS晶体管失配模型的建模方法中，根据每对MOS晶体管测试得
到的实际失配值和关系式进行拟合，以得到所述失配模型的系数。
[0028]在本专利技术提供的MOS晶体管失配模型的建模方法中，根据每组MOS晶体管的失配值和沟道长度以及沟道宽度，找到每组MOS晶体管的失配值与沟道长度和沟道宽度之间的关系式，对所有关系式进行拟合以得到MOS晶体管失配模型，相对于现有技术，采用本专利技术的MOS晶体管失配模型的建本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种MOS晶体管失配模型的建模方法，其特征在于，包括：步骤S1：测试一对MOS晶体管的失配值；步骤S2：建立所述失配值与所述MOS晶体管的沟道长度和沟道宽度之间的关系式；步骤S3：循环步骤S1～步骤S2，以获取多对MOS晶体管的失配值与所述MOS晶体管的沟道长度和沟道宽度之间的关系式；以及步骤S4：根据每对MOS晶体管测试得到的实际失配值和关系式进行拟合，以得到MOS晶体管的失配模型。2.如权利要求1所述的MOS晶体管失配模型的建模方法，其特征在于，所有所述MOS晶体管的沟道长度均相同。3.如权利要求1所述的MOS晶体管失配模型的建模方法，其特征在于，所有所述MOS晶体管的沟道宽度均相同。4.如权利要求1所述的MOS晶体管失配模型的建模方法，其特征在于，所述失配值包括：阈值电压失配值和饱和电流失配值。5.如权利要求4所述的MOS晶体管失配模型的建模方法，其特征在于，所述阈值电压失配值的获取方法包括：Sigma_Vtlin＝Vtlin1
‑
Vtlin2；其中，Sigma_Vtlin为阈值电压失配值，Vtlin1为每对MOS晶体管中的一个MOS晶体管的阈值电压，Vtlin2为每对MOS晶体管中的另一个MOS晶体管的阈值电压。6.如权利要求4所述的MOS晶体管失配模型的建模方法，其特征在于，所述饱和电流失配值的获取方法包括：Sigma_Idsat＝(Idsat1
‑
Idsat2)...

【专利技术属性】
技术研发人员：武思凤，
申请(专利权)人：上海华力微电子有限公司，
类型：发明
国别省市：