影像缩放装置与方法制造方法及图纸

本发明专利技术是关于一种影像缩放装置与方法，该影像缩放装置，包括线暂存器、锁相回路（ｐｈａｓｅ－ｌｏｃｋｅｄ　　ｌｏｏｐ，ＰＬＬ）、误差计算电路、输出同步产生器、与比例缩放器（ｓｃａｌｅｒ）。线暂存器暂存输入影像讯号。锁相回路根据预定时脉以产生输出时脉。误差计算电路与输出同步产生器依据输入影像讯号以及输出时脉产生输出水平同步讯号。比例缩放器依据输出水平同步讯号以同步缩放输入影像讯号。（*该技术在2024年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种影像处理装置，特别是涉及一种影像处理及缩放的。
技术介绍
由于目前的影像与视讯装置的解析度越来越精细、画质越来越佳，但是输入的影像却不一定具有如此高的解析度。因此，现今的影像与视讯装置皆具有将影像放大缩小的功能，使得影像或者视讯画面经处理后能符合显示装置的解析度。请参阅图1所示，图1为现有习知的影像缩放装置的方块图。此现有习知的影像缩放装置包括线暂存器101、比例缩放器(scaler)105、与锁相回路110(phase-locked loop，PLL)。输入影像讯号利用输入时脉(inputclock，ICLK)的频率来输入影像，同样地，输出影像讯号利用输出时脉(output clock，OCLK)的频率来输出影像。此处的影像讯号传送一个个连续传递的讯框(frame)，这些讯框均由一条条的扫描线所构成，而每条扫描线是由许多个像素所组成。现有习知的影像缩放装置内的锁相回路110是利用输入时脉以作为产生输出时脉的来源。为了维持输入影像讯号与输出影像讯号的同步传输缩放，因此，输入一个输入讯框的时间等同于产生一个输出讯框的时间，也就是输入讯框中每条扫描线具有的水平像素个数值×输入讯框的垂直扫描线个数值×输入时脉的周期＝输出讯框中每条扫描线具有的水平像素个数值×输出讯框的垂直扫描线个数值×输出时脉的周期。因此，锁相回路110即是利用此一比例关系作为将输入时脉转换为输出时脉的依据。线暂存器101是依据输入时脉来暂存输入影像讯号中的输入影像资料，并且将暂存的输入影像资料传送到比例缩放器105。比例缩放器105利用输入影像资料与输出时脉以产生输出影像讯号。如前述的锁相回路110，由于输出时脉的频率与输入时脉的频率有相对比例的关系，但输入时脉并非固定，因此若输入时脉的频率改变，也就是影像在快转、慢转等的状态时，输出时脉的频率便经由锁相回路110改变数值而变得十分不稳定，因而造成此时的影像显示状态不稳定或甚至不能显示出影像。更由于锁相回路110内的实际的输出时脉的频率与输入时脉的频率的比率关系并非完全与理想状态相同，也就是锁相回路110的精确度有些许误差。此时输入影像讯号与输出影像讯号便不能够精确的同步显示影像，因而会产生过速(overrun)现象，过速现象指的是不能按照输入时脉频率传送来的影像讯号依序接收，而使输入影像讯号丢失，或者由于输出时脉频率过快而从线暂存器101中读取到旧的输入影像讯号，让显示影像产生严重的错误。由此可见，上述现有的在结构、方法与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般产品又没有适切的结构能够解决上述问题，此显然是相关业者急欲解决的问题。有鉴于上述现有存在的缺陷，本专利技术人基于从事此类产品设计制造多年丰富的实务经验及专业知识，并配合学理的运用，积极加以研究创新，以期创设一种新的，能够改进一般现有的，使其更具有实用性。经过不断的研究、设计，并经反复试作样品及改进后，终于创设出确具实用价值的本专利技术。
技术实现思路
本专利技术的目的在于，克服现有的影像缩放装置存在的缺陷，而提供一种新型结构的影像缩放装置，所要解决的技术问题是使其可以使得影像在快转、慢转、慢动作等改变输入时脉速率状态时仍然可以稳定的显示影像，并解决锁相回路的精确度误差的问题，从而更加适于实用。本专利技术的另一目的在于，克服现有的影像缩放方法存在的缺陷，而提供一种新的具固定时脉的影像缩放方法，所要解决的技术问题是使其可以使得影像在快转、慢转、慢动作等改变输入时脉速率状态时仍然可以稳定的显示影像，并解决锁相回路的精确度误差的问题，从而更加适于实用。本专利技术的目的及解决其技术问题是采用以下技术方案来实现的。依据本专利技术提出的一种影像缩放装置，其包括一线暂存器，用以依据一输入影像讯号，获得并暂存一输入影像资料；一锁相回路，用以根据一预定时脉来产生一输出时脉；一误差计算电路，耦接于该锁相回路，用以依据该输入影像讯号以及该输出时脉，计算并输出一目前输出水平像素个数值；一输出同步产生器，耦接于该误差计算电路以及该锁相回路，用以依据该目前输出水平像素个数值，来计数该输出时脉，以产生一输出水平同步讯号；以及一比例缩放器，耦接于该线暂存器与该输出同步产生器，用以接收该线暂存器暂存的该输入影像资料以及该输出水平同步讯号，来同步调整缩放该输入影像资料，而产生一输出影像讯号。本专利技术的目的及解决其技术问题还可采用以下技术措施进一步实现。前述的影像缩放装置，其中所述误差计算电路包括一误差计算器，用以接收该输入影像讯号以及该输出时脉，将该输入影像讯号的一输入讯框周期时间除以该输出时脉的周期时间以取得一输出讯框像素个数值，将该输出讯框像素个数值除以该输出影像讯号的一输出垂直扫描线个数值以取得一平均输出水平像素个数值与一余数值，并且将该余数值除以该输出垂直扫描线个数值以取得一线误差值；以及一误差累加器，耦接于该误差计算器，用以接收并累加该线误差值以取得一误差累加值，当该误差累加值大于等于一预定调整值时，将该平均输出水平像素个数值加上该预定调整值以获得该目前输出水平像素个数值，并将该误差累加值减去该预定调整值。前述的影像缩放装置，其中所述的误差计算器包括一计数器，用以将该输入影像讯号的该输入讯框周期时间除以该输出时脉的周期时间以取得该输出讯框像素个数值；以及一除法器，耦接于该计数器，用以将该输出讯框像素个数值除以该输出影像讯号的该输出垂直扫描线个数值以取得该平均输出水平像素个数值与该余数值，并且将该余数值除以该输出垂直扫描线个数值以取得该线误差值。前述的影像缩放装置，其中所述的平均输出水平像素个数值包含一输出水平有效像素个数值以及一输出水平空白像素个数值，其中，当该误差累加值大于等于该预定调整值时，将该预定调整值增加至该输出水平空白像素个数值中。前述的影像缩放装置，其中所述的预定时脉是利用一晶体振荡器而得。前述的影像缩放装置，其中所述的比例缩放器转换缩放该输入影像资料以得该输出影像讯号是利用双线演算法(bi-linear algorithm)与双立方演算法(bi-cubic algorithm)二者之任一。本专利技术的目的及解决其技术问题还采用以下的技术方案来实现。依据本专利技术提出的一种影像缩放装置，其包括一线暂存器，用以依据一输入影像讯号，获得并暂存一输入影像资料；一锁相回路，用以根据一预定时脉来产生一输出时脉；一同步计算电路，耦接于该锁相回路，用以依据该输入影像讯号以及该输出时脉，以产生一输出水平同步讯号；以及一比例缩放器，耦接于该线暂存器与该同步计算电路，用以接收该线暂存器暂存的该输入影像资料以及该输出水平同步讯号，来同步调整缩放该输入影像资料，而产生一输出影像讯号。本专利技术的目的及解决其技术问题还可采用以下技术措施进一步实现。前述影像缩放装置，其中所述同步计算电路包括一误差计算器，用以接收该输入影像讯号以及该输出时脉，将该输入影像讯号的一输入讯框周期时间除以该输出时脉的周期时间以取得一输出讯框像素个数值，将该输出讯框像素个数值除以该输入影像讯号的一输出垂直扫描线个数值以取得一平均输出水平像素个数值与一余数值，并且将该余数值除以该输出垂直扫描线个数本文档来自技高网...

【技术保护点】
一种影像缩放装置，其特征在于其包括：一线暂存器，用以依据一输入影像讯号，获得并暂存一输入影像资料；一锁相回路，用以根据一预定时脉来产生一输出时脉；一误差计算电路，耦接于该锁相回路，用以依据该输入影像讯号以及该输出时脉 ，计算并输出一目前输出水平像素个数值；一输出同步产生器，耦接于该误差计算电路以及该锁相回路，用以依据该目前输出水平像素个数值，来计数该输出时脉，以产生一输出水平同步讯号；以及一比例缩放器，耦接于该线暂存器与该输出同步产生器， 用以接收该线暂存器暂存的该输入影像资料以及该输出水平同步讯号，来同步调整缩放该输入影像资料，而产生一输出影像讯号。

【技术特征摘要】

【专利技术属性】
技术研发人员：赵崑源，吕志明，陈昶燊，
申请(专利权)人：凌阳科技股份有限公司，
类型：发明
国别省市：71[中国|台湾]