具有沟道化芯片附接材料的封装晶体管及实现该晶体管的处理制造技术

一种封装包括具有至少一个有源区域和至少一个次级器件区域的电路、被配置为支撑电路的支撑件和芯片附接材料。电路使用芯片附接材料安装在支撑件上，并且芯片附接材料包括至少一个沟道，至少一个沟道被配置成允许在固化芯片附接材料期间产生的气体从芯片附接材料释放。放。放。

【技术实现步骤摘要】
【国外来华专利技术】具有沟道化芯片附接材料的封装晶体管及实现该晶体管的处理
[0001]相关申请的交叉引用
[0002]本申请是于2020年5月7日提交的第16/868,639号美国专利申请的部分延续，其通过引用全文并入本文。本申请还主张于2020年7月23日提交的美国临时申请第63/055,541号的权益，出于所有目的，通过引用将其全部内容并入本申请，如同在此完全阐述一样。


[0003]本公开涉及具有至少一个沟道的半导体芯片附接材料。本公开进一步涉及一种射频(RF)封装，其具有半导体芯片，例如基于III族氮化物的芯片，具有带有至少一个沟道的芯片附接材料，包括但不限于多个、交叉和/或不同形状的沟道或凹槽，例如网状物配置。

技术介绍

[0004]在低成本封装中替代AuSn(金锡焊料)的主要现代芯片附接材料中的一者称为银烧结芯片附接材料。这些材料由占总质量75
‑
90％的微小银颗粒和剩余部分的挥发性有机物组成。材料可以通过针头、丝网印刷分配或由喷墨分配。芯片附接材料提供高导热路径，既通过材料耗散高功率，也可以与芯片附接在其中的封装强机械键合。一旦材料被分配或丝网印刷到支撑件上，如引线框或底座上，并将芯片放置在材料上，随后将其固化和硬化。在固化由金属颗粒和挥发性有机物(如塑料、聚合物或树脂)制成的此类芯片附接材料期间，挥发性有机物会排出，也就是说，它们会产生气泡，当芯片附接物硬化时，气泡会在芯片附接材料中冻结。对于大面积半导体芯片上的高功率耗散应用，如基于III族氮化物的微波单片集成电路或大面积基于III族氮化物的GaN HEMT，在固化或附接过程期间形成的空隙可以位于半导体芯片的晶体管部分下方，并抑制从晶体管的热传递。所产生气体的位置是部分随机的，并且由于烧结材料通常是粘性的，所以在材料完全硬化之前，会有最小的空隙聚集或气泡“逸出”到材料边缘。通常，半导体芯片越大，如通常越大的MMIC，在半导体芯片的中心区域中可以发现的空隙的聚集度越高，这可能导致关键有源晶体管区域下的空隙。
[0005]将基于III族氮化物的芯片(例如MMIC)连接到支撑结构(如金属引线框、金属法兰或其他合适的子安装件或支撑结构)是封装工艺的一部分。封装通常包括形成在芯片上或周围的保护材料，并且保护材料粘附到芯片和/或支撑结构的各个部分。然而，保护材料可能无法可靠地粘附到芯片和/或支撑结构的各个部分，这可能导致封装失效。特别是，保护性封装材料，如塑料、合成材料或其他合适的材料，可能无法可靠地粘附到支撑件的各种金属部分。
[0006]因此，需要一种器件和工艺来限制半导体芯片的芯片附接材料中的空隙产生。此外，需要一种器件和工艺来改善封装半导体芯片的保护材料的粘附性。

技术实现思路

[0007]本公开的一个方面包括一种半导体器件，其包括半导体芯片；支撑件；芯片附接材
料，包括至少一个沟道，所述至少一个沟道的至少一部分位于半导体芯片和所述支撑件之间，以允许在半导体芯片附接到支撑件期间产生的气体从芯片附接材料释放。
[0008]本公开的一个方面包括实施半导体器件的方法，该方法包括提供半导体芯片；提供支撑件；以及形成包括至少一个沟道的芯片附接材料，所述至少一个沟道的至少一部分位于所述半导体芯片和所述支撑件之间，以允许在将所述半导体芯片附接到所述支撑件期间产生的气体从所述芯片附接材料释放。
[0009]本公开的一个方面包括半导体器件，其包括半导体芯片；支撑件；以及芯片附接材料，包括至少一个沟道，至少一个沟道的至少一部分位于半导体芯片的至少一个次级器件区域和支撑件之间，以允许在半导体芯片附接到支撑件期间产生的气体从芯片附接材料释放。
[0010]本公开的一个方面包括一种半导体器件，其包括半导体芯片；支撑件；以及芯片附接材料，包括至少一个沟道；以及至少围绕半导体芯片的外模配置，并且外模配置至少部分地附接到芯片附接材料。
[0011]通过考虑以下详细描述、附图和权利要求，可以阐述或明显本公开的附加特征、优点和方面。此外，应理解的是，本公开的前述概要和以下详细描述均为示例性的，旨在提供进一步的解释，而不限制所要求的本公开的范围。
附图说明
[0012]包括附图以提供对本公开的进一步理解，这些附图并入本说明书并构成本说明书的一部分，说明了本公开的各个方面，并与详细说明一起用于解释本公开的原理。没有试图更详细地示出本公开的结构细节，这对于基本理解本公开以及实践本公开的各种方式可能是必要的。在附图中：
[0013]图1示出了根据本公开的封装的立体图。
[0014]图2示出了根据图1的封装的局部俯视图。
[0015]图3A示出了沿图2的线III
‑
III截取的封装的局部剖面图。
[0016]图3B示出了图3A的另一方面的局部剖面图。
[0017]图4示出了图3A的局部视图。
[0018]图5示出了根据本公开的芯片附接材料的示例性布局。
[0019]图6示出了根据本公开的芯片附接材料的沟道的各种示例性尺寸。
[0020]图7示出了根据本公开的芯片附接材料的示例性布局。
[0021]图8示出了根据本公开的芯片附接材料的示例性布局。
[0022]图9示出了根据本公开的芯片附接材料的示例性布局。
[0023]图10示出了根据本公开的芯片附接材料的示例性布局。
[0024]图11示出了根据图1的封装的局部俯视图。
[0025]图12示出了根据图11的封装的局部俯视图。
[0026]图13示出了根据图11的封装的局部俯视图。
[0027]图14示出了根据图13的封装的局部俯视图。
[0028]图15A示出了沿图14中线XV
‑
XV截取的封装的局部剖面图。
[0029]图15B示出了图15A的另一方面的局部剖面图。
[0030]图16示出了根据图11的封装的局部俯视图。
[0031]图17示出了根据本公开的芯片附接材料的沟道的各种示例性尺寸。
[0032]图18示出了沿图14中线XV
‑
XV截取的封装的局部剖面图。
[0033]图19示出了根据图11的封装的局部俯视图。
[0034]图20示出了根据图11的封装的局部俯视图。
[0035]图21示出了根据本公开制造封装的处理。
[0036]图22示出了根据图1的封装的示例性实施方式的俯视图。
[0037]图23是图22的晶体管放大器的单元晶体管子集的放大示意图。
[0038]图24是沿图23中线XXIV
‑
XXIV截取的示意性剖面图。
[0039]图25示出了根据本公开的封装的局部俯视图。
具体实施方式
[0040]参考附图中描述和/或示出的非限制性方面和示例以及以下描述中详细描述的，更全面地解释本公开的方面及其各种特征和有利细节。应当注意的是，附图中所示的特征不一定按比例绘制，本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种半导体器件，包括：半导体芯片；支撑件；以及芯片附接材料，包括至少一个沟道，所述至少一个沟道的在所述半导体芯片和所述支撑件之间的至少一部分允许在所述半导体芯片附接到所述支撑件期间产生的气体从所述芯片附接材料释放。2.根据权利要求1所述的半导体器件，其中：所述半导体芯片是基于III族氮化物的HEMT(高电子迁移率晶体管)。3.根据权利要求1所述的半导体器件，其中：所述半导体芯片是基于III族氮化物的MMIC(单片微波集成电路)。4.根据权利要求3所述的半导体器件，其中：所述基于III族氮化物的MMIC包括多个基于III族氮化物的HEMT(高电子迁移率晶体管)和至少一个次级器件区域。5.根据权利要求1所述的半导体器件，进一步包括在所述支撑件上的至少一个次级器件区域，并且其中，所述芯片附接材料包括所述至少一个沟道的位于所述至少一个次级器件区域和所述支撑件之间的至少一部分。6.根据权利要求1所述的半导体器件，进一步包括在所述支撑件上的保护材料，并且其中，所述芯片附接材料包括所述至少一个沟道的位于所述保护材料和所述支撑件之间的至少一部分。7.根据权利要求1所述的半导体器件，其中：所述至少一个沟道包括多个沟道。8.根据权利要求1所述的半导体器件，其中：所述至少一个沟道包括相交的至少两个沟道。9.根据权利要求1所述的半导体器件，其中：所述至少一个沟道中的两个以上的沟道相交。10.根据权利要求1所述的半导体器件，其中：所述至少一个沟道形成网状物。11.根据权利要求1所述的半导体器件，其中：所述芯片附接材料包括有机材料中的金属颗粒。12.根据权利要求1所述的半导体器件，其中：所述芯片附接材料包括烧结材料。13.根据权利要求1所述的半导体器件，其中：所述芯片附接材料包括银烧结材料和铜烧结材料中的至少一种。14.根据权利要求1所述的半导体器件，其中：所述至少一个沟道位于所述半导体芯片的有源区域的竖直下方并横向偏移；以及所述半导体芯片包括集成电路。15.根据权利要求1所述的半导体器件，其中：所述至少一个沟道布置在至少一个次级器件区域下方；以及所述半导体芯片包括单片微波集成电路(MMIC)。
16.根据权利要求1所述的半导体器件，其中，所述至少一个沟道包括至少一个排气口和至少一个侧边缘。17.根据权利要求1所述的半导体器件，其中，所述至少一个沟道包括以下中的至少一者：矩形、多边形、圆形、自由形状、连续形状、不连续形状及其组合。18.根据权利要求1所述的半导体器件，其中，所述至少一个沟道切割所述芯片附接材料。19.根据权利要求1所述的半导体器件，其中，所述至少一个沟道的至少一个侧边缘被配置为形成所述芯片附接材料的表面，以允许在固化所述芯片附接材料期间产生的气体从所述芯片附接材料释放。20.根据权利要求1所述的半导体器件，其中，所述至少一个沟道被配置为接收在固化期间从至少一个有源区域下方产生的气体，并且一旦所述气体在所述至少一个沟道中，所述至少一个沟道被配置成允许所述气体沿着所述至少一个沟道行进并通过排气口从所述至少一个沟道排出。21.根据权利要求1所述的半导体器件，其中，所述芯片附接材料被配置为利用以下中的一者：丝网印刷工艺、预成型工艺、针分配工艺和喷墨分配工艺。22.根据权利要求1所述的半导体器件，其中，所述芯片附接材料利用丝网印刷工艺配置，所述丝网印刷工艺具有与所述芯片附接材料的成形一致的开口的模版，并且所述模版具有不允许施加与所述至少一个沟道的位置一致的所述芯片附接材料的部分。23.根据权利要求1所述的半导体器件，进一步包括：封装；以及所述封装包括以下中的至少一者：功率放大器封装、微波功率封装、微波功率放大器封装、射频(RF)放大器封装、射频(RF)功率放大器封装、射频(RF)功率晶体管封装、单片微波集成电路(MMIC)封装、射频(RF)功率放大器晶体管封装、实施从1至2千兆赫(GHz)的无线电频谱中的频率范围的L波段组件封装、覆盖从2至4GHz频率的S波段组件封装、实施从7.0至11.2GHz的无线电频谱中的频率范围的X波段组件封装、实施从500至1000MHz的无线电频谱中的频率范围的C波段组件封装、从12至18GHz的微波频率范围中电磁频谱的Ku波段组件封装、卫星通信组件封装以及Doherty配置封装；以及所述半导体芯片包括集成电路。24.根据权利要求1所述的半导体器件，其中，所述半导体芯片包括至少一个有源区域，所述有源区域包括以下中的至少一者：一个或多个晶体管所在的区域、一个或多个晶体管放大器所在的区域、一个或多个变压器所在的区域、一个或多个电压调节器所在的区域、产生热量的一个或多个器件所在的区域、受益于较低温度操作的一个或多个器件所在的区域，以及一个或多个半导体器件所在的区域。25.根据权利要求1所述的半导体器件，其中：所述半导体芯片包括至少一个有源区域，所述有源区域是一个或多个射频(RF)半导体器件所在的区域；所述半导体芯片包括以下中的至少一者：基于GaN的场效应晶体管(FET)和基于GaN的高电子迁移率晶体管(HEMT)；以及所述半导体芯片包括至少一个次级器件区域，所述次级器件区域包括以下中的一个或
多个的部分：阻抗匹配电路、匹配电路、输入匹配电路、输出匹配电路、中间匹配电路、谐波终端、谐波终端电路和匹配网络。26.根据权利要求1所述的半导体器件，其中：所述半导体芯片包括至少一个有源区域，所述有源区域是一个或多个半导体器件所在的区域；以及所述半导体芯片包括以下中的至少一者：宽带隙半导体器件、超宽带器件、基于GaN的器件、SiC上GaN器件、Si上GaN器件、金属半导体场效应晶体管(MESFET)、金属氧化物场效应晶体管(MOSFET)、结型场效应晶体管(JFET)、双极结晶体管(BJT)、横向扩散金属氧化物半导体(LDMOS)、绝缘栅双极晶体管(IGBT)、高电子迁移率晶体管(HEMT)和宽带隙(WBG)半导体。27.根据权利要求1所述的半导体器件，其中，所述半导体芯片包括至少一个次级器件区域，所述至少一个次级器件区域包括以下中的一者或多者：电阻器、电感器、电容器、金属氧化物硅(MOS)电容器、阻抗匹配电路、匹配电路、输入匹配电路、输出匹配电路、中间匹配电路、谐波滤波器、谐波终端、耦接器、平衡
‑
不平衡转换器、功率组合器、功率分配器、射频(RF)电路、径向短截线电路、传输线电路、基频匹配电路、基带终端电路、二次谐波终端电路、集成无源器件(IPD)和匹配网络。28.根据权利要求1所述的半导体器件，其中，所述支撑件包括以下中的至少一者：桨状物、表面、封装支撑件、封装表面、封装支撑件表面、金属基座、法兰、金属法兰、散热器、公共源支撑件、公共源表面、公共源封装支撑件、公共源封装表面、公共源封装支撑件表面、公共源法兰、公共源散热器、引线框和金属引线框。29.根据权利要求1所述的半导体器件，其中，所述芯片附接材料包括一种或多种金属材料和一种或多种非金属材料。30.根据权利要求1所述的半导体器件，进一步包括至少围绕所述半导体芯片的外模配置，其中，所述芯片附接材料包括所述至少一个沟道的定位在所述外模配置和所述支撑件之间的至少一部分。31.一种实施半导体器件的处理，包括：提供半导体芯片；提供支撑件；以及形成包括至少一个沟道的芯片附接材料，所述至少一个沟道的至少一部分位于所述半导体芯片和所述支撑件之间，以允许在所述半导体芯片附接至所述支撑件期间产生的气体从所述芯片附接材料释放。32.根据权利要求31所述的实施半导体器件的处理，其中：所述半导体芯片是基于III族氮化物的HEMT(高电子迁移率晶体管)。33.根据权利要求31所述的实施半导体器件的处理，其中：所述半导体芯片是基于III族氮化物的MMIC(单片微波集成电路)。34.根据权利要求33所述的实施半导体器件的处理，其中：所述基于III族氮化物的MMIC包括多个基于III族氮化物的HEMT(高电子迁移率晶体管)和至少一个次级器件区域。
35.根据权利要求31所述的实施半导体器件的处理，进一步包括在所述支撑件上的至少一个次级器件区域，并且其中，所述芯片附接材料包括所述至少一个沟道的位于所述至少一个次级器件区域和所述支撑件之间的至少一部分。36.根据权利要求31所述的实施半导体器件的处理，进一步包括所述支撑件上的保护材料，并且其中，所述芯片附接材料包括所述至少一个沟道的位于所述保护材料和所述支撑件之间的至少一部分。37.根据权利要求31所述的实施半导体器件的处理，其中：所述至少一个沟道包括多个沟道。38.根据权利要求31所述的实施半导体器件的处理，其中：所述至少一个沟道包括相交的至少两个沟道。39.根据权利要求31所述的实施半导体器件的处理，其中：所述至少一个沟道中的两个以上的沟道相交。40.根据权利要求31所述的实施半导体器件的处理，其中：所述至少一个沟道形成网状物。41.根据权利要求31所述的实施半导体器件的处理，其中：所述芯片附接材料包括有机材料中的金属颗粒。42.根据权利要求31所述的实施半导体器件的处理，其中：所述芯片附接材料包括烧结材料。43.根据权利要求31所述的实施半导体器件的处理，其中：所述芯片附接材料包括银烧结材料和铜烧结材料中的至少一种。44.根据权利要求31所述的实施半导体器件的处理，进一步包括将所述至少一个沟道布置在有源区域的竖直下方并横向偏移，其中，所述半导体芯片包括集成电路。45.根据权利要求31所述的实施半导体器件的处理，进一步包括将所述至少一个沟道布置在至少一个次级器件区域下方，其中，所述半导体芯片包括单片微波集成电路(MMIC)。46.根据权利要求31所述的实施半导体器件的处理，进一步包括将所述至少一个沟道配置为具有至少一个排气口和至少一个侧边缘。47.根据权利要求31所述的实施半导体器件的处理，其中，所述至少一个沟道包括以下中的至少一者：矩形、多边形、圆形、自由形状、连续形状、不连续形状及其组合。48.根据权利要求31所述的实施半导体器件的处理，其中，所述至少一个沟道切割所述芯片附接材料。49.根据权利要求31所述的实施半导体器件的处理，进一步包括配置所述至少一个沟道具有至少一个侧边缘以形成所述芯片附接材料的表面，以允许在固化所述芯片附接材料期间产生的气体从所述芯片附接材料释放。50.根据权利要求31所述的实施半导体器件的处理，进一步包括：配置所述至少一个沟道以接收在固化期间从至少一个有源区域下方产生的气体；以及配置所述至少一个沟道，使得一旦所述气体在所述至少一个沟道中，所述至少一个沟道允许所述气体沿着所述至少一个沟道行进并通过排气口从所述至少一个沟道排出。
51.根据权利要求31所述的实施半导体器件的处理，其中，形成所述芯片附接材料包括利用以下中的一者：丝网印刷工艺、预成型工艺、针分配工艺和喷墨分配工艺。52.根据权利要求31所述的实施半导体器件的处理，其中，形成所述芯片附接材料包括利用丝网印刷工艺，所述丝网印刷工艺具有与所述芯片附接材料的成形一致的开口的模版，并且所述模版具有不允许施加与所述至少一个沟道的位置一致的所述芯片附接材料的部分。53.根据权利要求31所述的实施半导体器件的处理，进一步包括：实施封装，所述封装包括实施以下中的至少一者：功率放大器封装、微波功率封装、微波功率放大器封装、射频(RF)放大器封装、射频(RF)功率放大器封装、射频(RF)功率晶体管封装、单片微波集成电路(MMIC)封装、射频(RF)功率放大器晶体管封装、实施1至2千兆赫(GHz)无线电频谱中的频率范围的L波段组件封装、覆盖2至4GHz频率的S波段组件封装、实施7.0至11.2GHz无线电频谱中频率范围的X波段组件封装、实施500至1000MHz无线电频谱中频率范围的C波段组件封装、12至18GHz微波频率范围电磁频谱的Ku波段组件封装、卫星通信组件封装和Doherty配置封装。54.根据权利要求31所述的实施半导体器件的处理，其中，至少一个有源区域包括以下中的至少一者：一个或多个晶体管所在的区域、一个或多个晶体管放大器所在的区域、一个或多个变压器所在的区域、一个或多个电压调节器所在的区域、产生热量的一个或多个器件所在的区域、受益于较低温度操作的一个或多个器件所在的区域，以及一个或多个半导体器件所在的区域。55.根据权利要求31所述的实施半导体器件的处理，进一步包括：将至少一个有源区域配置为一个或多个射频(RF)半导体器件所在的区域；将所述一个或多个射频(RF)半导体器件配置为以下中的至少一者：基于GaN的场效应晶体管(FET)和基于GaN的高电子迁移率晶体管(HEMT)；以及将至少一个次级器件区域配置为以下中的一个或多个的部分：阻抗匹配电路、匹配电路、输入匹配电路、输出匹配电路、中间匹配电路、谐波终端、谐波终端电路和匹配网络。56.根据权利要求31所述的实施半导体器件的处理，进一步包括：将至少一个有源区域配置为一个或多个半导体器件所在的区域；以及将所述一个或多个半导体器件配置为以下中的至少一者：宽带隙半导体器件、超宽带器件、基于GaN的器件、SiC上GaN器件、Si上GaN器件、金属半导体场效应晶体管(MESFET)、金属氧化物场效应晶体管(MOSFET)、结型场效应晶体管(JFET)、双极结晶体管(BJT)、横向扩散金属氧化物半导体(LDMOS)、绝缘栅双极晶体管(IGBT)、高电子迁移率晶体管(HEMT)和宽带隙(WBG)半导体。57.根据权利要求31所述的实施半导体器件的处理，进一步包括将至少一个次级器件区域配置为以下中的一者或多者：电阻器、电感器、电容器、金属氧化物硅(MOS)电容器、阻抗匹配电路、匹配电路、输入匹配电路、输出匹配电路、中间匹配电路、谐波滤波器、谐波终端、耦接器、平衡
‑
不平衡转换器、功率组合器、功率分配器、射频(RF)电路、径向短截线电路、传输线电路、基频匹配电路、基带终端电路、二次谐波终端电路、集成无源器件(IPD)和匹配网络。58.根据权利要求31所述的实施半导体器件的处理，其中，所述支撑件包括以下中的至
少一者：桨状物、表面、封装支撑件、封装表面、封装支撑件表面、金属基座、法兰、金属法兰、散热器、公共源支撑件、公共源表面、公共源封装支撑件、公共源封装表面、公共源封装支撑件表面、公共源法兰、公共源散热器、引线框和金属引线框。59.根据权利要求31所述的实施半导体器件的处理，其...

【专利技术属性】
技术研发人员：米奇，
申请(专利权)人：沃孚半导体公司，
类型：发明
国别省市：