一种沟槽栅IGBT的制备方法及沟槽栅IGBT、芯片技术

本发明专利技术属于功率器件技术领域，提供了一种沟槽栅IGBT及其制备方法、芯片。用光罩在晶圆表面形成对准标记，确定划片道和芯片区域，方便后面各层光罩的对准。然后在终端区域内隔离层的掩盖下向漂移层的正面注入P型掺杂离子以在终端区域内形成多个P型环，在元胞区域形成多个沟槽，在每个沟槽内形成栅氧化层，并淀积多晶硅材料形成多晶硅层，向漂移层的正面注入P型掺杂离子形成P型阱区，然后注入N型掺杂离子形成N型源区和截止环区，由介质层上的接触孔注入P型掺杂离子在N型源区上形成欧姆接触杂质层，并淀积金属材料得到栅电极、发射电极以及终端金属层，通过设计新颖的工艺和结构，在不用多晶硅光罩的情况下形成IGBT结构，节省了多晶硅光罩。了多晶硅光罩。了多晶硅光罩。

【技术实现步骤摘要】
一种沟槽栅IGBT的制备方法及沟槽栅IGBT、芯片


[0001]本专利技术属于功率器件
，尤其涉及一种沟槽栅IGBT的制备方法及沟槽栅IGBT、芯片。

技术介绍

[0002]绝缘栅双极型晶体管(Insulated Gate Bipolar Transistor，IGBT)是由双极结型晶体管(Bipolar Junction Transistor，BJT)和金属
‑
氧化物半导体场效应晶体管(Metal
‑
Oxide
‑
Semiconductor Field
‑
Effect Transistor,MOSFET)复合而成的新型电力电子功率器件。IGBT既具有MOSFET的控制简单和输入阻抗高的特点，又具有BJT通态压降低、电流容量大的特点，被广泛用于新能源、医疗、工业自动化、轨道交通等领域。
[0003]自IGBT诞生以来，提升性能和降低成本一直是IGBT技术的发展方向。为了降低IGBT的导通压降，沟槽栅结构被应用于IGBT器件中，通过将横向沟道变为纵向沟道，从而形成沟槽栅结构，可以消除JFET电阻，并缩小元胞尺寸，提高了元胞密度，减小了沟道电阻，获得比平面栅更优异的性能。
[0004]然而，现有的沟槽栅IGBT器件中需要通过设计多晶硅刻蚀光罩对多晶硅进行修饰，不仅导致制备工艺复杂，而且提升了器件的生产成本。

技术实现思路

[0005]本专利技术的目的在于提供一种沟槽栅IGBT的制备方法及沟槽栅IGBT、芯片，旨在解决现有的沟槽栅IGBT器件中由于需要通过设计多晶硅刻蚀光罩对多晶硅进行修饰，导致的制备工艺复杂，而且提升了器件的生产成本。
[0006]本专利技术实施例第一方面提供了一种沟槽栅IGBT的制备方法，所述制备方法包括：
[0007]采用第一光罩在漂移层的正面的预设位置形成对准标记；其中，所述对准标记用于确定芯片区域，所述芯片区域包括元胞区域和终端区域；
[0008]在所述漂移层的正面形成热氧化层，并在第二光罩下刻蚀所述热氧化层形成预设图形的隔离层；其中，所述隔离层位于所述终端区域内；
[0009]以第三光罩为掩膜，向所述漂移层的正面注入P型掺杂离子以在所述终端区域内形成多个P型环；
[0010]采用第四光罩在所述漂移层的正面形成多个沟槽，并在每个所述沟槽内形成栅氧化层；其中，多个所述沟槽位于所述元胞区域；
[0011]在所述漂移层的正面淀积多晶硅材料，并对所述多晶硅材料进行刻蚀处理以在所述沟槽内形成多晶硅层；
[0012]向所述漂移层正面注入P型掺杂离子形成P型阱区，并采用第五光罩向所述漂移层正面注入N型掺杂离子形成N型源区和截止环区；
[0013]形成介质层，并采用第六光罩在所述介质层上形成接触孔；
[0014]以所述介质层为掩膜在所述接触孔处注入P型掺杂离子形成欧姆接触杂质层，并
淀积金属材料，在第七光罩的掩盖下刻蚀金属材料得到栅电极、发射电极以及终端金属层；其中，所述发射电极与所述欧姆接触杂质层接触，所述终端金属层与所述P型环和所述截止环区接触；
[0015]在所述漂移层的背面形成缓冲层，并在所述缓冲层的背面注入P型掺杂离子形成集电区，在所述集电区上溅射金属材料形成集电极。
[0016]在一个实施例中，所述P型环的掺杂浓度大于所述P型阱区的掺杂浓度。
[0017]在一个实施例中，所述P型环的深度大于所述P型阱区的深度。
[0018]在一个实施例中，所述采用第一光罩在漂移层的正面的预设位置形成对准标记，包括：
[0019]采用所述第一光罩在所述漂移层的划片道内形成所述对准标记，其中，所述对准标记位于所述划片道的对角区域，所述芯片区域由所述划片道包围。
[0020]在一个实施例中，所述采用第四光罩在所述漂移层的正面形成多个沟槽，并在每个所述沟槽内形成栅氧化层，包括：
[0021]在所述第四光罩的遮盖下刻蚀所述漂移层，以在所述漂移层上的元胞区域内形成多个沟槽；
[0022]通过热氧化的方式在每个所述沟槽表面形成所述栅氧化层。
[0023]在一个实施例中，所述在所述漂移层的正面淀积多晶硅材料，并对所述多晶硅材料进行刻蚀处理以在所述沟槽内形成多晶硅层，包括：
[0024]在漂移层正面淀积多晶硅，并在无光罩的条件下对漂移层表面的多晶硅材料进行刻蚀处理，直至露出所述漂移层，以保留所述沟槽内的多晶硅。
[0025]在一个实施例中，所述形成介质层，并采用第六光罩在所述介质层上形成接触孔，包括：
[0026]通过淀积氮化硅或者氧化硅在所述漂移层正面的元胞区域形成所述介质层；
[0027]在所述第五光罩的遮盖下刻蚀所述介质层以在所述介质层上形成多个接触孔；
[0028]其中，所述接触孔设于相邻的所述沟槽之间。
[0029]在一个实施例中，所述淀积金属材料，在第七光罩的掩盖下刻蚀金属材料得到栅电极、发射电极以及终端金属层，包括：
[0030]在所述介质层上沉积金属材料，并在所述第七光罩的遮盖下对所述金属材料进行刻蚀，以在所述元胞区域形成栅电极和发射电极，在所述终端区域形成终端金属层；
[0031]其中，所述发射电极位于所述多晶硅层上方，且所述发射电极与所述欧姆接触杂质层接触。
[0032]本申请实施例第二方面还提供了一种沟槽栅IGBT，所述沟槽栅IGBT由如上述任一项所述的制备方法制备。
[0033]本申请实施例第三方面还提供了一种芯片，所述芯片包括如上述所述的沟槽栅IGBT；或者所述芯片包括由上述任一项所述的制备方法制备的沟槽栅IGBT。
[0034]本申请实施例提供了一种沟槽栅IGBT及其制备方法、芯片，首先采用第一光罩在漂移层的正面的预设位置形成对准标记，以确定包括元胞区域和终端区域的芯片区域，然后在终端区域形成预设图形的隔离层，在隔离层的掩盖下向漂移层的正面注入P型掺杂离子以在终端区域内形成多个P型环，在元胞区域形成多个沟槽，在每个沟槽内形成栅氧化
层，然后在沟槽内淀积多晶硅材料，在每个沟槽内形成多晶硅层，向漂移层正面注入P型掺杂离子形成P型阱区，然后注入N型掺杂离子形成N型源区和截止环区，由介质层上的接触孔注入P型掺杂离子在N型源区上形成欧姆接触杂质层，并淀积金属材料得到栅电极、发射电极以及终端金属层，在不用多晶硅光罩的情况下形成IGBT结构，在不影响IGBT性能的情况下节省了多晶硅光罩，解决了沟槽栅结构IGBT由于需要多晶硅刻蚀工艺存在的工艺复杂、生产成本较高的问题。
附图说明
[0035]图1是本专利技术实施例提供的沟槽栅IGBT的制备方法的流程示意图。
[0036]图2是本专利技术实施例提供的形成对准标记的示意图。
[0037]图3是本专利技术实施例提供的芯片区域200的示意图。
[0038]图4是本专利技术实施例提供的沟槽栅IGBT的截面示意图。
[0039]图5是本专利技术实施本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种沟槽栅IGBT的制备方法，其特征在于，所述制备方法包括：采用第一光罩在漂移层的正面的预设位置形成对准标记；其中，所述对准标记用于确定芯片区域，所述芯片区域包括元胞区域和终端区域；在所述漂移层的正面形成热氧化层，并在第二光罩下刻蚀所述热氧化层形成预设图形的隔离层；其中，所述隔离层位于所述终端区域内；以第三光罩为掩膜，向所述漂移层的正面注入P型掺杂离子以在所述终端区域内形成多个P型环；采用第四光罩在所述漂移层的正面形成多个沟槽，并在每个所述沟槽内形成栅氧化层；其中，多个所述沟槽位于所述元胞区域；在所述漂移层的正面淀积多晶硅材料，并对所述多晶硅材料进行刻蚀处理以在所述沟槽内形成多晶硅层；向所述漂移层正面注入P型掺杂离子形成P型阱区，并采用第五光罩向所述漂移层正面注入N型掺杂离子形成N型源区和截止环区；形成介质层，并采用第六光罩在所述介质层上形成接触孔；以所述介质层为掩膜在所述接触孔处注入P型掺杂离子形成欧姆接触杂质层，并淀积金属材料，在第七光罩的掩盖下刻蚀金属材料得到栅电极、发射电极以及终端金属层；其中，所述发射电极与所述欧姆接触杂质层接触，所述终端金属层与所述P型环和所述截止环区接触；在所述漂移层的背面形成缓冲层，并在所述缓冲层的背面注入P型掺杂离子形成集电区，在所述集电区上溅射金属材料形成集电极。2.如权利要求1所述的制备方法，其特征在于，所述P型环的掺杂浓度大于所述P型阱区的掺杂浓度。3.如权利要求2所述的制备方法，其特征在于，所述P型环的深度大于所述P型阱区的深度。4.如权利要求1
‑
3任一项所述的制备方法，其特征在于，所述采用第一光罩在漂移层的正面的预设位置形成对准标记，包括：采用所述第一光罩在所述漂移层的划片道内形成所述对准标记，其中，所述对准标记位于所述划片道的对角区域，所述芯...

【专利技术属性】
技术研发人员：杨磊，刘杰，
申请(专利权)人：深圳芯能半导体技术有限公司，
类型：发明
国别省市：