半导体装置的制造方法和半导体装置制造方法及图纸

提供一种半导体装置的制造方法和半导体装置，该制造方法即使为了减小鸟嘴而使基底氧化膜变薄，也能够抑制场氧化膜及其鸟嘴的大幅变形、缺陷的产生，能够形成容易得到期望的电特性的半导体元件。半导体装置的制造方法包括：在硅半导体基板(P型阱区域)的表面形成基底氧化膜，对基底氧化膜形成沿着有源区域与元件分离区域的边界设置且至少从边界向元件分离区域侧具有规定的宽度的厚膜部和在厚膜部以外的有源区域和元件分离区域中比厚膜部的膜厚薄的薄膜部，在厚膜部和薄膜部的表面形成硅氮化膜，通过过蚀刻处理选择性去除元件分离区域的硅氮化膜。区域的硅氮化膜。区域的硅氮化膜。

【技术实现步骤摘要】
半导体装置的制造方法和半导体装置


[0001]本专利技术涉及半导体装置的制造方法以及半导体装置。

技术介绍

[0002]在具有多个半导体元件的半导体装置中，为了使元件间不发生电干扰而设置元件分离结构。作为设置该元件分离结构的方法，例如可举出通过在元件分离区域(有时也称为“场”)选择性形成厚的硅氧化膜(有时也称为“场氧化膜”)，从而将形成于有源区域的多个元件分离的LOCOS(Local Oxidation of Silicon：硅的局部氧化)法。
[0003]作为该LOCOS法的一例，首先，在硅半导体基板上形成氧化种难以通过且与硅相比难以充分热氧化的硅氮化膜。另外，在形成硅氮化膜之前，在硅半导体基板与硅氮化膜之间形成基底氧化膜作为应力缓冲膜。接着，通过蚀刻处理选择性去除硅氮化膜而形成掩模图案后，进行场氧化处理。由此，通过使未被硅氮化膜覆盖的硅半导体基板的表面氧化而变厚的场氧化膜来设置元件分离结构，将多个元件电分离。
[0004]然而，在场氧化处理时，氧化种从掩模图案的开口部通过基底氧化膜扩散到硅氮化膜之下，因此成为场氧化膜的周缘进入硅氮化膜的下方那样的结构。场氧化膜的周缘的截面形状为鸟喙那样的形状，因此有时称为“鸟嘴”。该鸟嘴有时会进入有源区域，因此使有源区域的有效面积变窄，进而对电特性造成不良影响。
[0005]因此，为了使氧化种不扩散到硅氮化膜之下的硅半导体基板，通过使基底氧化膜尽可能地薄，能够减小鸟嘴而确保有源区域的有效面积较大，能够配置更多的半导体元件。
[0006]然而，若使基底氧化膜变薄，则容易因基底氧化膜与硅氮化膜之间产生的剪切应力而在硅半导体基板产生位错。该位错的产生会导致热载流子所致的特性的劣化，有时耐久年数(器件寿命)大幅降低。
[0007]因此，为了缓和该剪切应力，例如提出了如下方法：将基底氧化膜的膜厚设为10nm～100nm，将对基底氧化膜进行的热处理的加热温度设为1,050℃以上，形成400nm以上的膜厚的场氧化膜(参照专利文献1)。
[0008]现有技术文献
[0009]专利文献
[0010]专利文献1：日本特开平5
‑
21424号公报

技术实现思路

[0011]专利技术所要解决的课题
[0012]在使基底氧化膜变薄的情况下，在专利文献1所记载的半导体装置的制造方法中，解决了因应力而产生位错从而导致耐久性降低这一点，但除此之外，在通过干式蚀刻处理来选择性去除硅氮化膜时，有时会形成称为微沟槽的微小的孔。
[0013]具体而言，在该干式蚀刻处理中，若对SF6等蚀刻气体施加高频电力而生成离子、自由基来选择性去除硅氮化膜，则在蚀刻面的周缘附近，尤其反应性高的自由基容易积存。
于是，有时会在周围的硅中形成伴有缺陷的微沟槽，或者即使不至于形成微沟槽，也会由于其蚀刻损伤而在硅中产生缺陷。若在这样的状态下对硅半导体基板进行场氧化，则随着场氧化膜、其鸟嘴的变形而残留硅的缺陷，由于经由该缺陷的漏电流的产生等，有时在形成于有源区域的半导体元件中无法得到所期望的电特性。
[0014]因此，本专利技术的一个方面的目的在于，提供一种半导体装置的制造方法，即使为了减小鸟嘴而使基底氧化膜变薄，也能够抑制场氧化膜及其鸟嘴的大幅变形、缺陷的产生，能够形成容易得到期望的电特性的半导体元件。
[0015]用于解决课题的方法
[0016]本专利技术的一个实施方式中的半导体装置的制造方法是设置有形成半导体元件的有源区域和将上述半导体元件电分离的元件分离区域的半导体装置的制造方法，其包括：
[0017]在硅半导体基板的表面形成基底氧化膜，
[0018]对于上述基底氧化膜形成厚膜部和薄膜部，上述厚膜部沿着上述有源区域与上述元件分离区域的边界设置，并且至少从上述边界向上述元件分离区域侧具有规定的宽度，上述薄膜部在上述厚膜部以外的上述有源区域以及上述元件分离区域中比上述厚膜部的膜厚薄，
[0019]在上述厚膜部和上述薄膜部的表面形成硅氮化膜，
[0020]通过过蚀刻处理选择性去除上述元件分离区域的上述硅氮化膜，
[0021]通过以上述有源区域的上述硅氮化膜为掩模的场氧化处理，从而在上述元件分离区域的上述硅半导体基板的表面选择性形成场氧化膜。
[0022]专利技术效果
[0023]根据本专利技术的一个方面，能够提供一种半导体装置的制造方法，即使为了减小鸟嘴而使基底氧化膜变薄，也能够抑制场氧化膜及其鸟嘴的大幅变形、缺陷的产生，能够形成容易得到期望的电特性的半导体元件。
附图说明
[0024][图1]图1是示出第一实施方式中的半导体装置的制造方法的概略截面图。
[0025][图2]图2是示出第一实施方式中的半导体装置的制造方法的概略截面图。
[0026][图3]图3是示出第一实施方式中的半导体装置的制造方法的概略截面图。
[0027][图4]图4是示出第一实施方式中的半导体装置的制造方法的概略截面图。
[0028][图5]图5是示出第一实施方式中的半导体装置的制造方法的概略截面图。
[0029][图6]图6是示出第二实施方式中的半导体装置的制造方法的概略截面图。
[0030][图7]图7是示出第三实施方式中的半导体装置的制造方法的概略截面图。
[0031][图8]图8是示出以往的半导体装置的制造方法的概略截面图。
[0032][图9]图9是示出以往的半导体装置的制造方法的概略截面图。
[0033][图10]图10是示出以往的半导体装置的制造方法的概略截面图。
[0034][图11]图11是示出以往的半导体装置的制造方法的概略截面图。
[0035][图12]图12是示出以往的另一半导体装置的制造方法的概略截面图。
[0036][图13]图13是示出以往的另一半导体器件的示意性截面图。
[0037]符号说明
[0038]11：硅半导体基板，12：P型阱区域，13：基底氧化膜，13a：厚膜部，13b：薄膜部，14：硅氮化膜，15：光致抗蚀剂膜，16：场氧化膜，100：半导体装置，A：有源区域，B：元件分离区域，C：边界，t：硅氮化膜的膜厚，t
a
：厚膜部的膜厚，t
b
：薄膜部的膜厚，W：(厚膜部中的)规定的宽度，Wb：(鸟嘴的)形成区域。
具体实施方式
[0039]本专利技术的一个实施方式中的半导体装置的制造方法是设置有形成半导体元件的有源区域和将半导体元件电分离的元件分离区域的半导体装置的制造方法。在该半导体装置的制造方法中，首先，在硅半导体基板的表面形成基底氧化膜。接着，对于基底氧化膜，形成沿着有源区域与元件分离区域的边界设置且至少从边界向元件分离区域侧具有规定的宽度的厚膜部以及在厚膜部以外的有源区域和元件分离区域比厚膜部的膜厚薄的薄膜部。接着，在厚膜部及薄膜部的表面形成硅氮化膜，通过过蚀刻处理选择性去除元件分离区域的硅氮化膜。而且，本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体装置的制造方法，其特征在于，所述半导体装置设置有形成半导体元件的有源区域和将所述半导体元件电分离的元件分离区域，所述半导体装置的制造方法包括：在硅半导体基板的表面形成基底氧化膜，对于所述基底氧化膜形成厚膜部和薄膜部，所述厚膜部沿着所述有源区域与所述元件分离区域的边界设置，并且至少从所述边界向所述元件分离区域侧具有规定的宽度，所述薄膜部在所述厚膜部以外的所述有源区域和所述元件分离区域中比所述厚膜部的膜厚薄，在所述厚膜部和所述薄膜部的表面形成硅氮化膜，通过过蚀刻处理选择性去除所述元件分离区域的所述硅氮化膜，通过以所述有源区域的所述硅氮化膜为掩模的场氧化处理，从而在所述元件分离区域的所述硅半导体基板的表面选择性形成场氧化膜。2.根据权利要求1所述的半导体装置的制造方法，其中，所述规定的宽度是在选择性去除所述硅氮化膜的...

【专利技术属性】
技术研发人员：长泽立树，鹰巢博昭，刈迂修，
申请(专利权)人：艾普凌科有限公司，
类型：发明
国别省市：