半导体器件和包括其的数据存储系统技术方案

提供了半导体器件和数据存储系统，所述器件包括：下结构；以及上结构，位于所述下结构上并且包括存储单元阵列，其中，所述下结构包括：半导体衬底；第一有源区和第二有源区，在所述半导体衬底上在第一方向上彼此间隔开，所述第一有源区和所述第二有源区由所述半导体衬底中的隔离绝缘层限定；以及第一栅极图案结构和第二栅极图案结构，在所述半导体衬底上沿所述第一方向延伸以分别与所述第一有源区和所述第二有源区交叉，所述第一栅极图案结构和所述第二栅极图案结构分别具有在所述第一方向上以面对的方式彼此间隔开的第一端部和第二端部，并且在俯视图中，所述第一端部和所述第二端部在相反的方向上远离彼此凹入地弯曲。端部在相反的方向上远离彼此凹入地弯曲。端部在相反的方向上远离彼此凹入地弯曲。

【技术实现步骤摘要】
半导体器件和包括其的数据存储系统
[0001]相关申请的交叉引用
[0002]本申请要求于2021年6月21日在韩国知识产权局提交的韩国专利申请No.10
‑
2021
‑
0079835的优先权的权益，其公开内容通过引用整体合并于此。


[0003]实施例涉及半导体器件和包括该半导体器件的数据存储系统。

技术介绍

[0004]半导体器件能够在需要数据存储的数据存储系统中存储大容量数据。已经考虑了用于增加半导体器件的数据存储容量的方法。

技术实现思路

[0005]实施例可以通过提供一种半导体器件来实现，该半导体器件包括：下结构；以及上结构，所述上结构位于所述下结构上并且包括存储单元阵列，其中，所述下结构包括：半导体衬底；第一有源区和第二有源区，所述第一有源区和所述第二有源区在所述半导体衬底上在第一方向上彼此间隔开，所述第一有源区和所述第二有源区由所述半导体衬底中的隔离绝缘层限定；以及第一栅极图案结构和第二栅极图案结构，所述第一栅极图案结构和所述第二栅极图案结构在所述半导体衬底上沿所述第一方向延伸以分别与所述第一有源区和所述第二有源区交叉，所述第一栅极图案结构和所述第二栅极图案结构分别具有在所述第一方向上以面对的方式彼此间隔开的第一端部和第二端部，并且在俯视图中，所述第一端部和所述第二端部在相反的方向上远离彼此凹入地弯曲。
[0006]实施例可以通过提供一种半导体器件来实现，该半导体器件包括：下结构；以及上结构，所述上结构位于所述下结构上，其中，所述下结构包括：半导体衬底；第一有源区和第二有源区，所述第一有源区和所述第二有源区在所述半导体衬底上在第一方向上彼此间隔开，所述第一有源区和所述第二有源区由所述半导体衬底中的隔离绝缘层限定；以及第一栅极图案结构和第二栅极图案结构，所述第一栅极图案结构和所述第二栅极图案结构在所述半导体衬底上沿所述第一方向延伸以分别与所述第一有源区和所述第二有源区交叉，所述第一栅极图案结构具有沿所述第一方向延伸的第一侧表面和面对所述第二栅极图案结构的第一端部，所述第二栅极图案结构具有沿所述第一方向延伸的第二侧表面和面对所述第一栅极图案结构的所述第一端部的第二端部，并且在俯视图中，所述第一栅极图案结构的所述第一侧表面和所述第二栅极图案结构的所述第二侧表面之间的在所述第一方向上的最小距离小于所述第一栅极图案结构的所述第一端部的中心部分和所述第二栅极图案结构的所述第二端部的中心部分之间的在所述第一方向上的距离。
[0007]实施例可以通过提供一种数据存储系统来实现，该数据存储系统包括：半导体存储器件，所述半导体存储器件包括下结构、上结构和输入/输出(I/O)焊盘，所述下结构包括半导体衬底、位于所述半导体衬底上的电路元件和电连接到所述电路元件的下互连结构，
所述上结构位于所述下结构上，所述I/O焊盘电连接到所述电路元件；以及控制器，所述控制器通过所述I/O焊盘电连接到所述半导体存储器件并且控制所述半导体存储器件，其中，所述下结构的所述电路元件包括：第一有源区和第二有源区，所述第一有源区和所述第二有源区在所述半导体衬底上在第一方向上彼此间隔开，所述第一有源区和所述第二有源区由所述半导体衬底中的隔离绝缘层限定；以及第一栅极图案结构和第二栅极图案结构，所述第一栅极图案结构和所述第二栅极图案结构分别与所述第一有源区和所述第二有源区交叉以在所述半导体衬底上沿所述第一方向延伸，所述上结构包括：上衬底，所述上衬底位于所述下结构上；堆叠结构，所述堆叠结构包括在与所述上衬底的上表面垂直的垂直方向上交替地堆叠在所述上衬底上的层间绝缘层和栅电极；以及沟道结构，所述沟道结构在所述垂直方向上穿透所述堆叠结构并且包括沟道层，所述第一栅极图案结构和所述第二栅极图案结构分别包括在所述第一方向上以面对的方式彼此间隔开的第一端部和第二端部，并且在俯视图中，所述第一端部和所述第二端部在相反的方向上远离彼此凹入地弯曲。
附图说明
[0008]通过参考附图详细描述示例性实施例，特征对于本领域技术人员将是明显的，在附图中：
[0009]图1是根据示例实施例的半导体器件的示意性俯视图；
[0010]图2A是根据示例实施例的半导体器件的示意性截面图；
[0011]图2B是根据示例实施例的半导体器件的示意性截面图；
[0012]图3是根据示例实施例的半导体器件的示意性俯视图；
[0013]图4是根据示例实施例的半导体器件的示意性俯视图；
[0014]图5是根据示例实施例的半导体器件的示意性俯视图；
[0015]图6是根据示例实施例的半导体器件的示意性俯视图；
[0016]图7是根据示例实施例的半导体器件的示意性截面图；
[0017]图8A是根据示例实施例的半导体器件的示意性截面图；
[0018]图8B是根据示例实施例的半导体器件的示意性局部放大截面图；
[0019]图9是根据示例实施例的半导体器件的示意性截面图；
[0020]图10A至图13B是根据示例实施例的制造半导体器件的方法中的各阶段的视图；
[0021]图14是根据示例实施例的包括半导体器件的数据存储系统的视图；
[0022]图15是根据示例实施例的包括半导体器件的数据存储系统的透视图；
[0023]图16是根据示例实施例的半导体封装件的截面图。
具体实施方式
[0024]图1是根据示例实施例的半导体器件的示意性俯视图。在图1中，仅示出了半导体器件的主要组件的布局。
[0025]图2A是根据示例实施例的半导体器件的示意性截面图。图2A是沿着线I
‑
I'截取的图1的半导体器件的截面图。
[0026]图2B是根据示例实施例的半导体器件的示意性截面图。图2B是沿着线II
‑
II'截取的图1的半导体器件的截面图。
[0027]参考图1至图2B，半导体器件100可以包括半导体衬底201、位于半导体衬底201上的有源区205A和205B、限定有源区205A和205B的隔离绝缘层210、延伸以跨过有源区205A和205B的栅极图案结构GS1和GS2以及在栅极图案结构GS1和GS2的至少一侧位于有源区205A和205B中的源极/漏极区250。半导体器件100还可以包括分别覆盖栅极图案结构GS1和GS2的侧表面的间隔物层240A和240B、位于栅极图案结构GS1和GS2上的缓冲绝缘层260、蚀刻停止层270、位于蚀刻停止层270上的绝缘层280以及接触插塞292和294。栅极图案结构GS1和GS2均可以包括电路栅极电介质层212、下栅极图案214、上栅极图案220和掩模图案层230。上栅极图案220可以包括顺序地堆叠的第一图案层222、第二图案层224和第三图案层226。如本文使用的，术语“第一”、“第二”等仅用于识别和区分，并且不旨在暗示或要求包含顺序(例如，可以在不暗示或要求存在第一元件或第二元件的情况下描述第三元件和第四元件)。
[002本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，所述半导体器件包括：下结构；以及上结构，所述上结构位于所述下结构上并且包括存储单元阵列，其中：所述下结构包括：半导体衬底，第一有源区和第二有源区，所述第一有源区和所述第二有源区在所述半导体衬底上在第一方向上彼此间隔开，所述第一有源区和所述第二有源区由所述半导体衬底中的隔离绝缘层限定，以及第一栅极图案结构和第二栅极图案结构，所述第一栅极图案结构和所述第二栅极图案结构在所述半导体衬底上沿所述第一方向延伸以分别与所述第一有源区和所述第二有源区交叉，所述第一栅极图案结构和所述第二栅极图案结构分别具有在所述第一方向上以面对的方式彼此间隔开的第一端部和第二端部，并且在俯视图中，所述第一端部和所述第二端部在相反的方向上远离彼此凹入地弯曲。2.根据权利要求1所述的半导体器件，其中：所述第一栅极图案结构具有沿所述第一方向延伸的第一侧表面，所述第二栅极图案结构具有沿所述第一方向延伸的第二侧表面，并且在所述俯视图中，所述第一栅极图案结构的所述第一侧表面和所述第二栅极图案结构的所述第二侧表面之间的在所述第一方向上的最小距离小于所述第一栅极图案结构的所述第一端部的中心部分和所述第二栅极图案结构的所述第二端部的中心部分之间的在所述第一方向上的距离。3.根据权利要求1所述的半导体器件，其中，所述第一有源区和所述第二有源区之间的在所述第一方向上的距离为160nm或更小。4.根据权利要求1所述的半导体器件，其中，所述隔离绝缘层的在所述第一有源区和所述第二有源区之间的上表面包括在朝向所述隔离绝缘层的下表面的方向上凹陷的凹形区域。5.根据权利要求1所述的半导体器件，其中：所述第一栅极图案结构包括：第一栅极电介质层，所述第一栅极电介质层位于所述第一有源区上，第一下栅极图案，所述第一下栅极图案位于所述第一栅极电介质层上，以及第一上栅极图案，所述第一上栅极图案位于所述第一下栅极图案上，所述第一栅极电介质层的侧表面和所述第一下栅极图案的侧表面与所述第一有源区的侧表面基本上共面，并且所述第一上栅极图案沿所述第一方向延伸超过所述第一下栅极图案的所述侧表面。6.根据权利要求5所述的半导体器件，其中：所述第二栅极图案结构包括：第二栅极电介质层，所述第二栅极电介质层位于所述第二有源区上，第二下栅极图案，所述第二下栅极图案位于所述第二栅极电介质层上，以及
第二上栅极图案，所述第二上栅极图案位于所述第二下栅极图案上，所述第二栅极电介质层的侧表面和所述第二下栅极图案的侧表面与所述第二有源区的侧表面基本上共面，并且所述第二上栅极图案沿所述第一方向延伸超过所述第二下栅极图案的所述侧表面。7.根据权利要求5所述的半导体器件，其中：所述第一上栅极图案包括：第一图案层，第二图案层，所述第二图案层位于所述第一图案层上，以及第三图案层，所述第三图案层位于所述第二图案层上，并且所述第一图案层覆盖所述第一下栅极图案的所述侧表面的一部分并且沿着所述隔离绝缘层的上表面延伸。8.根据权利要求7所述的半导体器件，其中：所述第一下栅极图案和所述第一图案层均包括掺杂硅层，所述第二图案层包括金属氮化物层，并且所述第三图案层包括金属层。9.根据权利要求6所述的半导体器件，其中：所述第一栅极图案结构具有沿所述第一方向延伸的第一侧表面，所述第二栅极图案结构具有沿所述第一方向延伸的第二侧表面，所述第一栅极图案结构还包括位于所述第一上栅极图案上的第一掩模图案层，所述第二栅极图案结构还包括位于所述第二上栅极图案上的第二掩模图案层，并且所述下结构还包括：第一间隔物层，所述第一间隔物层覆盖所述第一栅极图案结构的所述第一侧表面和所述第一端部，第二间隔物层，所述第二间隔物层覆盖所述第二栅极图案结构的所述第二侧表面和所述第二端部并且与所述第一间隔物层间隔开，第一源极/漏极区，所述第一源极/漏极区在所述第一栅极图案结构的两侧位于所述第一有源区的一部分中，第二源极/漏极区，所述第二源极/漏极区在所述第二栅极图案结构的两侧位于所述第二有源区的一部分中，缓冲绝缘层，所述缓冲绝缘层覆盖所述第一间隔物层、所述第二间隔物层、所述第一源极/漏极区、所述第二源极/漏极区、所述第一掩模图案层和所述第二掩模图案层，以及蚀刻停止层，所述蚀刻停止层位于所述缓冲绝缘层上。10.根据权利要求9所述的半导体器件，其中，所述蚀刻停止层在所述第一栅极图案结构和所述第二栅极图案结构之间延伸，并且包括指向所述隔离绝缘层的在所述第一有源区和所述第二有源区之间的上表面的顶点。11.根据权利要求1所述的半导体器件，其中，所述上结构包括：上衬底，所述上衬底位于所述下结构上，堆叠结构，所述堆叠结构包括在与所述上衬底的上表面...

【专利技术属性】
技术研发人员：金承允，沈在龙，韩智勋，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：