一种内存芯片的封装结构制造技术

本实用新型专利技术公开了一种内存芯片的封装结构，包括塑封料和堆叠主体，堆叠主体包括基板、存储芯片组、闪存芯片组、垫片和控制芯片，存储芯片组包括一对并排设置的存储芯片堆叠件，二者之间具有间隙，垫片和控制芯片均设置于基板上，且位于间隙内，闪存芯片组堆叠于一对存储芯片堆叠件的上方，且下端与垫片的上端相抵接。本实用新型专利技术将存储芯片分别堆叠于基板的两侧，降低堆叠高度，减小了芯片堆叠的纵向空间，同时在存储芯片堆叠件之间形成隧道，将垫片和控制芯片设置于隧道内，减小了芯片堆叠的横向空间。空间。空间。

【技术实现步骤摘要】
一种内存芯片的封装结构


[0001]本技术涉及芯片封装
，尤其涉及了一种内存芯片的封装结构。

技术介绍

[0002]目前国内普通BGA封装产品, 通常是芯片平铺或者芯片堆叠芯片的结构,且在同一芯片的上方不会同时在芯片多方向上错位堆叠。封装产品内的芯片密度小，使得封装后的产品存储量小，无法满足客户需求。封装DRAM、Flash存储芯片，Controller控制芯片和贴片元件的种类受限。普通芯片平铺或堆叠，无法满足多个DRAM，Flash存储芯片，Controller控制芯片和贴片元件塞进与DRAM、Flash存储芯片尺寸接近的封装尺寸内。
[0003]例如，采用错位堆叠时，上层芯片经过一定程度的错位堆叠后，势必会占用一定的横向空间，此时在上层芯片的旁侧再次堆叠其他如控制芯片时，将收到空间的限制、或继续扩大封装的横向空间，导致芯片整体封装结构变大。

技术实现思路

[0004]本技术的目的在于提供一种内存芯片的封装结构，将存储芯片分别堆叠于基板的两侧，降低堆叠高度，减小了芯片堆叠的纵向空间，同时在存储芯片堆叠件之间形成隧道，将垫片和控制芯片设置于隧道内，减小了芯片堆叠的横向空间。
[0005]为达到上述目的，本技术采用的技术方案是：一种内存芯片的封装结构，包括塑封料和堆叠主体，所述堆叠主体包括基板、存储芯片组、闪存芯片组、垫片和控制芯片，所述存储芯片组包括一对并排设置的存储芯片堆叠件，二者之间具有间隙，所述垫片和控制芯片均设置于基板上，且位于间隙内，所述闪存芯片组堆叠于一对所述存储芯片堆叠件的上方，且下端与所述垫片的上端相抵接。
[0006]作为进一步的优化，所述闪存芯片组包括多个自下向上依次错位堆叠的闪存芯片；所述闪存芯片的个数为二至六个，优选四个。
[0007]作为进一步的优化，所述闪存芯片为FLASH闪存芯片。
[0008]作为进一步的优化，所述存储芯片堆叠件包括多个自下而上依次堆叠的存储芯片；所述存储芯片的个数为二至四个，优选二个，即一共具有四个存储芯片。
[0009]作为进一步的优化，所述存储芯片为DRAM芯片。
[0010]作为进一步的优化，所述控制芯片位部分或全部的位于所述闪存芯片组的下方，且不与闪存芯片组抵接。
[0011]作为进一步的优化，所述基板的下端设置有多个锡球。
[0012]作为进一步的优化，所述堆叠主体和锡球的高度之和≤1mm。
[0013]与现有技术相比，本技术具有以下的有益效果：
[0014]1.将存储芯片分别堆叠于基板的两侧，降低了堆叠高度，可以减小芯片堆叠的纵向空间；
[0015]2.在存储芯片堆叠件之间形成隧道，可以将垫片和控制芯片设置于隧道内，减小
了芯片堆叠的横向空间；
[0016]3.通过垫片对闪存芯片进行支撑，具有更好的结构稳定性。
附图说明
[0017]图1为本技术的堆叠主体的示意图。
[0018]图2为本技术的堆叠主体中芯片堆叠状态的结构示意图。
[0019]图3为本技术的存储芯片组、闪存芯片组、垫片和控制芯片堆叠于基板上的状态的结构示意图。
[0020]图4为本技术的示意图。
具体实施方式
[0021]以下是本技术的具体实施例并结合附图，对本技术的技术方案作进一步的描述，但本技术并不限于这些实施例。
[0022]如图1至4所示，一种内存芯片的封装结构，包括塑封料1和堆叠主体2，堆叠主体2包括基板210、存储芯片组、闪存芯片组230、垫片25和控制芯片24，存储芯片组包括一对并排设置的存储芯片堆叠件，二者之间具有间隙200，垫片25和控制芯片24均设置于基板210上，且位于间隙200内，闪存芯片组230堆叠于一对存储芯片堆叠件的上方，且下端与垫片25的上端相抵接。
[0023]本技术中，通过将存储芯片分别堆叠于基板的两侧，减小了芯片堆叠的纵向空间，且在存储芯片堆叠件之间具有间隙形成隧道，将垫片和控制芯片设置于隧道内，减小了芯片堆叠的横向空间，且通过垫片对闪存芯片进行支撑，在减小芯片体积的前提下可以具有更好的结构稳定性。
[0024]闪存芯片组230包括四个自下向上依次错位堆叠的闪存芯片，闪存芯片可以为FLASH闪存芯片，依次为第一闪存芯片231、第二闪存芯片232、第三闪存芯片233和第四闪存芯片234，第一闪存芯片231堆叠于一对存储芯片堆叠件的上端，存储芯片堆叠件包括二个自下而上依次堆叠的存储芯片，存储芯片可以为DRAM芯片，如图2和图3所示，其中一个存储芯片堆叠件包括第一存储芯片221和第二存储芯片222，第一存储芯片221堆叠于基板上，第二存储芯片222堆叠于第一存储芯221上；另一个存储芯片堆叠件包括第三存储芯片223和第四存储芯片224，第三存储芯片223堆叠于基板上，第四存储芯片224堆叠于第三存储芯片223上，第一闪存芯片231堆叠于第二存储芯片222和第四存储芯片224上端的同一侧。
[0025]通过上述设置，四个存储芯片(DRAM)通过粘贴两两堆叠在基板两侧，在两侧存储芯片（DRAM）的中间，平铺垫片（spacer），在垫片右侧平铺一颗控制芯片（Controller），在最上方再错位堆叠四颗闪存芯片（Flash），基板、闪存芯片、控制芯片与存储芯片之间、以及芯片与基板之间通过金线进行电连接，闪存芯片堆叠横跨存储芯片、控制芯片及垫片；金线和芯片由塑封树脂封装在基板上。
[0026]本技术的多层跨芯片错位堆叠式的封装结构，多个存储芯片垂直堆叠，采用打线上方贴膜（FOW）技术，保证了芯片在金线键合过程中没有悬空的Bond pad，在金线键合过程中不会产生较大的形变；使整体封装尺寸不变的情况下，可以封装更大尺寸的芯片，提高存储容量；同时，闪存芯片堆叠在存储芯片和控制芯片的上方，另外悬空一侧的下方放置
垫片，既提高了结构的受力稳定性，又避免了塑封体空洞。
[0027]控制芯片24位部分或全部的位于闪存芯片组230的下方，且不与闪存芯片组230抵接。
[0028]如图4所示，在芯片的整体封装结构中，基板210的下端设置有254个锡球3。
[0029]堆叠主体2和锡球3的高度之和≤1mm，可以在保证纵向空间减小芯片的体积。
[0030]本文中所描述的具体实施例仅仅是对本技术精神作举例说明。本技术所属
的技术人员可以对所描述的具体实施例做各种各样的修改或补充或采用类似的方式替代，但并不会偏离本技术的精神或者超越所附权利要求书所定义的范围。
本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种内存芯片的封装结构，包括塑封料和堆叠主体，其特征在于，所述堆叠主体包括基板、存储芯片组、闪存芯片组、垫片和控制芯片，所述存储芯片组包括一对并排设置的存储芯片堆叠件，二者之间具有间隙，所述垫片和控制芯片均设置于基板上，且位于间隙内，所述闪存芯片组堆叠于一对所述存储芯片堆叠件的上方，且下端与所述垫片的上端相抵接。2.根据权利要求1所述的内存芯片的封装结构，其特征在于，所述闪存芯片组包括多个自下向上依次错位堆叠的闪存芯片；所述闪存芯片的个数为二至六个。3.根据权利要求2所述的内存芯片的封装结构，其特征在于，所述闪存芯片为FLASH闪存芯片。4....

【专利技术属性】
技术研发人员：屠静霞，
申请(专利权)人：力成科技苏州有限公司，
类型：新型
国别省市：