双级沟槽栅碳化硅MOSFET及其制备方法技术

本发明专利技术涉及一种双级沟槽栅碳化硅MOSFET及其制备方法，通过引入双级栅沟槽及其下方的电流扩展层以同时实现高阻断电压、低栅氧化层电场及低导通电阻：阻断状态时，P+屏蔽层通过P型侧墙区连接到P型基区，有效屏蔽栅氧化层电场；正向导通时，电子电流在高掺杂电流扩展层中沿多级沟槽进入漂移区，提高正向导通能力；短路状态时，相邻P+屏蔽层形成耗尽夹断，提升器件短路能力。本发明专利技术在保证双级沟槽栅碳化硅MOSFET栅氧化层可靠性的前提下，保持低导通电阻及低开关损耗优势，同时提升沟槽栅碳化硅MOSFET器件短路能力。MOSFET器件短路能力。MOSFET器件短路能力。

【技术实现步骤摘要】
双级沟槽栅碳化硅MOSFET及其制备方法


[0001]本专利技术属于功率半导体
，具体是一种双级沟槽栅碳化硅MOSFET。

技术介绍

[0002]碳化硅(Silicon Carbide)材料作为第三代宽禁带半导体材料的代表之一，具有禁带宽度大、临界雪崩击穿场强高、导热系数高和抗辐射能力强等特点，使其在高压大功率系统具有广阔的应用前景。碳化硅MOSFET具有导通损耗低、阻断电压高、开关速度快、高温性能好及抗辐照特性强等特性。碳化硅MOSFET主要有平面栅和沟槽栅两种：平面型碳化硅MOSFET相邻P型基区间存在JFET效应使其导通电阻；而沟槽型碳化硅MOSFET消除了JFET效应，有利于提升器件电学特性。
[0003]尽管沟槽栅碳化硅MOSFET更有利于缓解导通电阻和阻断电压之间的矛盾关系，当沟槽栅碳化硅MOSFET处于阻断状态时，阻断电压由P型基区和漂移区间反偏的PN结承担。当器件处于临界击穿时，栅氧化层中场强远高于碳化硅中电场强度的峰值，约为碳化硅的2.5倍，因栅氧化层退化导致的失效风险陡增。为了解决器件栅氧化层在阻断状态的电场强度过大的问题，通常采用接地P+屏蔽层来削弱栅氧化层的电场强度，提高栅氧化层可靠性。
[0004]接地P+屏蔽层可以有效降低沟槽栅氧化层的电场强度，但其使正向导通电阻急剧提升，使得碳化硅MOSFET器件导通损耗显著提高。

技术实现思路

[0005]为了解决上述问题，本专利技术提出一种双级沟槽栅碳化硅MOSFET及其制备方法。通过引入双级栅沟槽及其下方的电流扩展层以同时实现高阻断电压、低栅氧化层电场及低导通电阻：阻断状态时，P+屏蔽层通过P型侧墙区连接到P型基区，有效屏蔽栅氧化层电场；正向导通时，电子电流在高掺杂电流扩展层中沿多级沟槽进入漂移区，提升正向导通能力；短路状态时，相邻P+屏蔽层形成耗尽夹断，提升器件短路能力。本专利技术在保证双级沟槽栅碳化硅MOSFET栅氧化层可靠性的前提下，保持低导通电阻及低开关损耗优势，同时提升沟槽栅碳化硅MOSFET器件短路能力。
[0006]为达到上述目的，本专利技术采用下述技术方案：
[0007]一种双级沟槽栅碳化硅MOSFET，包括漏极金属8、漏极金属8上方的N+衬底7、N+衬底7上方的N
‑
漂移区6；所述N
‑
漂移区6的内部上方左侧为第一P+屏蔽层5，所述第一P+屏蔽层5上方为第一P型侧墙区4，所述第一P型侧墙区4上方为第一P型基区3，所述第一P型基区3左上方为第一P+欧姆接触区2，所述第一P型基区3右上方为第一N+源区10；所述N
‑
漂移区6的内部上方右侧为第二P+屏蔽层51，所述第二P+屏蔽层51上方为第二P型侧墙区41，所述第二P型侧墙区41上方为第二P型基区31，所述第二P型基区31右上方为第二P+欧姆接触区21，所述第二P型基区31左上方为第二N+源区101；所述N
‑
漂移区6的内部上方中央设有双级凹槽，双级凹槽内设有多晶硅栅121、填充双级凹槽的栅介质111，双级凹槽下方为N型电流扩展层9；所述第一P+欧姆接触区2与第一N+源区10上方为第一源极金属1；所述第二P+欧姆接
触区21与第二N+源区101上方为第二源极金属11；所述多晶硅栅121上方为栅极金属12。
[0008]作为优选方式，所述栅介质111为SiO2。
[0009]作为优选方式，所述第一P+欧姆接触区2、第一N+源区10、第一P型基区3、第一P型侧墙区4、第一P+屏蔽层5、及第二P+欧姆接触区21、第二N+源区101、第二P型基区31、第一P型侧墙区41、第二P+屏蔽层51及N型电流扩展层9均为多次离子注入形成。
[0010]作为优选方式，所述器件第一P+欧姆接触区2、第一N+源区10、第一P型基区3、第一P型侧墙区4、第一P+屏蔽层5、及第二P+欧姆接触区21、第二N+源区101、第二P型基区31、第一P型侧墙区41、第二P+屏蔽层51、N型电流扩展层9、N
‑
漂移区6、N+衬底7的材料均为碳化硅。
[0011]为实现上述专利技术目的，本专利技术还提供第二种双级沟槽栅碳化硅MOSFET，包括漏极金属8、漏极金属8上方的N+衬底7、N+衬底7上方的N
‑
漂移区6；所述N
‑
漂移区6的内部上方中央设有双级凹槽，双级凹槽内设有多晶硅栅121、填充双级凹槽的栅介质111，双级凹槽左侧为N型电流扩展层9，N型电流扩展层9的左上方为第一P型基区3，所述第一P型基区3左上方为第一P+欧姆接触区2，所述第一P型基区3右上方为第一N+源区10，双级凹槽右侧为第二P型侧墙区41，第二P型侧墙区41的右上方为第二P型基区31，所述第二P型基区31上方为第二P+欧姆接触区21；双级凹槽下方为第一P+屏蔽层5；所述第一P+欧姆接触区2与第一N+源区10上方为第一源极金属1；所述第二P+欧姆接触区21上方为第二源极金属11；所述多晶硅栅121上方为栅极金属12。
[0012]为实现上述专利技术目的，本专利技术还提供第三种双级沟槽栅碳化硅MOSFET，包括漏极金属8、漏极金属8上方的N+衬底7、N+衬底7上方的N
‑
漂移区6；所述N
‑
漂移区6的内部上方左侧为第一P+屏蔽层5，所述第一P+屏蔽层5上方为第一P型侧墙区4，所述第一P型侧墙区4左侧设有第一介质层14，所述第一介质层14左下方设有第一肖特基金属13，所述第一P型侧墙区4上方为第一P型基区3，所述第一P型基区3左上方为第一P+欧姆接触区2，所述第一P型基区3右上方为第一N+源区10；所述N
‑
漂移区6的内部上方右侧为第二P+屏蔽层51，所述第二P+屏蔽层51上方为第二P型侧墙区41，所述第二P型侧墙区41右侧设有第二介质层141，所述第二介质层141右下方设有第二肖特基金属131，所述第二P型侧墙区41上方为第二P型基区31，所述第二P型基区31右上方为第二P+欧姆接触区21，所述第二P型基区31左上方为第二N+源区101；所述N
‑
漂移区6的内部上方中央设有双级凹槽，双级凹槽内设有多晶硅栅121、填充双级凹槽的栅介质111，双级凹槽下方为N型电流扩展层9；所述第一P+欧姆接触区2与第一N+源区10上方为第一源极金属1，所述第一肖特基金属13上方与第一介质层14左侧为第一源极金属1；所述第二P+欧姆接触区21与第二N+源区101上方为第二源极金属11，所述第二肖特基金属131上方与第二介质层141右侧为第二源极金属11；所述多晶硅栅121上方为栅极金属12。
[0013]为实现上述专利技术目的，本专利技术还提供一种双级沟槽栅碳化硅MOSFET的制备方法，包括以下步骤：
[0014]第一步：清洗外延片，N
‑
外延上以多晶硅为注入阻挡层注入铝离子形成P+屏蔽层；
[0015]第二步：第二次外延并以多晶硅为注入阻挡层注入铝离子形成P型侧墙区；
[0016]第三步：第三次外延并注入本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种双级沟槽栅碳化硅MOSFET，其特征在于：包括漏极金属(8)、漏极金属(8)上方的N+衬底(7)、N+衬底(7)上方的N
‑
漂移区(6)；所述N
‑
漂移区(6)的内部上方左侧为第一P+屏蔽层(5)，所述第一P+屏蔽层(5)上方为第一P型侧墙区(4)，所述第一P型侧墙区(4)上方为第一P型基区(3)，所述第一P型基区(3)左上方为第一P+欧姆接触区(2)，所述第一P型基区(3)右上方为第一N+源区(10)；所述N
‑
漂移区(6)的内部上方右侧为第二P+屏蔽层(51)，所述第二P+屏蔽层(51)上方为第二P型侧墙区(41)，所述第二P型侧墙区(41)上方为第二P型基区(31)，所述第二P型基区(31)右上方为第二P+欧姆接触区(21)，所述第二P型基区(31)左上方为第二N+源区(101)；所述N
‑
漂移区(6)的内部上方中央设有双级凹槽，双级凹槽内设有多晶硅栅(121)、填充双级凹槽的栅介质(111)，双级凹槽下方为N型电流扩展层(9)；所述第一P+欧姆接触区(2)与第一N+源区(10)上方为第一源极金属(1)；所述第二P+欧姆接触区(21)与第二N+源区(101)上方为第二源极金属(11)；所述多晶硅栅(121)上方为栅极金属(12)。2.根据权利要求1所述的双级沟槽栅碳化硅MOSFET，其特征在于：所述栅介质(111)为SiO2。3.根据权利要求1所述的双级沟槽栅碳化硅MOSFET，其特征在于：所述第一P+欧姆接触区(2)、第一N+源区(10)、第一P型基区(3)、第一P型侧墙区(4)、第一P+屏蔽层(5)、及第二P+欧姆接触区(21)、第二N+源区(101)、第二P型基区(31)、第一P型侧墙区(41)、第二P+屏蔽层(51)及N型电流扩展层(9)均为多次离子注入形成。4.根据权利要求1所述的双级沟槽栅碳化硅MOSFET，其特征在于：所述器件第一P+欧姆接触区(2)、第一N+源区(10)、第一P型基区(3)、第一P型侧墙区(4)、第一P+屏蔽层(5)、及第二P+欧姆接触区(21)、第二N+源区(101)、第二P型基区(31)、第一P型侧墙区(41)、第二P+屏蔽层(51)、N型电流扩展层(9)、N
‑
漂移区(6)、N+衬底(7)的材料均为碳化硅。5.一种双级沟槽栅碳化硅MOSFET，其特征在于：包括漏极金属(8)、漏极金属(8)上方的N+衬底(7)、N+衬底(7)上方的N
‑
漂移区(6)；所述N
‑
漂移区(6)的内部上方中央设有双级凹槽，双级凹槽内设有多晶硅栅(121)、填充双级凹槽的栅介质(111)，双级凹槽左侧为N型电流扩展层(9)，N型电流扩展层(9)的左上方为第一P型基区(3)，所述第一P型基区(3)左上方为第一P+欧姆接触区(2)，所述第一P型基区(3)右上方为第一N+源区(10)，...

【专利技术属性】
技术研发人员：王新中，李轩，娄谦，梁军，岳德武，王卓，张波，
申请(专利权)人：深圳信息职业技术学院，
类型：发明
国别省市：