半导体器件的制作方法以及半导体器件技术

本申请提供了一种半导体器件的制作方法以及半导体器件。该方法包括：首先，提供衬底结构，衬底结构包括依次叠置的玻璃衬底以及顶锗层；然后，对顶锗层依次进行硅离子注入以及退火操作，形成硅化锗层；最后，在硅化锗层的裸露表面上形成晶体管。该方法在具有玻璃衬底的顶锗层中离子注入硅离子形成硅化锗层，增加了锗硅沟道应力，提升了载流子迁移速率，进而解决现有技术中SOI衬底上硅材料载流子迁移率低的问题。问题。问题。

【技术实现步骤摘要】
半导体器件的制作方法以及半导体器件


[0001]本申请涉及半导体
，具体而言，涉及一种半导体器件的制作方法以及半导体器件。

技术介绍

[0002]现有技术中的SOI(Silicon On Insulator，绝缘衬底上的硅)技术可实现集成电路中元器件的介质隔离，衬底消除了体硅CMOS(Complementary Metal Oxide Semiconductor，互补金属氧化物半导体)电路中的寄生闩锁效应。此外，现有技术中的SOI技术还拥有寄生电容小、集成度高、速度快、工艺简单、短沟道效应小、低压低功耗、低漏电流、与现有硅工艺兼容等优势。而FDSOI(Fully Depleted Silicon On Insulator，全耗尽绝缘体上硅)作为SOI体系的杰出代表，其埋氧化层(BOX)和顶部硅厚度均较薄，寄生电容更小、速度更快、功耗更低、抗辐射性能极强。Ge(锗)材料具有高而对称的载流子迁移率，能够提供更大的驱动电流和更快的开关速度；同时，Ge的禁带宽度比Si(硅)小，所需的驱动电压更低，Ge材料自身的优势，使其成为高性能MOS器件极有希望的发展方向之一，但是，受于锗材料本征性质的限制，晶体管的性能无法进一步提升。此外，玻璃衬底具备价格低廉、无生产尺寸限制、应用场景广泛、高绝缘性等优势，在FDSOI技术中存在许多应用优势。
[0003]在
技术介绍
部分中公开的以上信息只是用来加强对本文所描述技术的
技术介绍
的理解，因此，
技术介绍
中可能包含某些信息，这些信息对于本领域技术人员来说并未形成在本国已知的现有技术。

技术实现思路

[0004]本申请的主要目的在于提供一种半导体器件的制作方法以及半导体器件，以解决现有技术中SOI衬底上硅材料载流子迁移率低的问题。
[0005]为了实现上述目的，根据本申请的一个方面，提供了一种半导体器件的制作方法，包括：提供衬底结构，所述衬底结构包括依次叠置的玻璃衬底以及顶锗层；对所述顶锗层进行硅离子注入以及退火操作，形成硅化锗层；在所述硅化锗层的裸露表面上形成晶体管。
[0006]进一步地，对所述顶锗层进行硅离子注入以及退火操作，形成硅化锗层，包括：在所述顶锗层中注入所述硅离子，所述硅离子的注入能量范围为2keV～40keV，所述硅离子的剂量范围为1e
14
cm
‑2～1e
18
cm
‑2；对注入所述硅离子后的所述顶锗层进行所述退火操作，得到所述硅化锗层。
[0007]进一步地，在所述硅化锗层的裸露表面上形成晶体管，包括：在所述硅化锗层的部分裸露表面上形成栅堆叠层，所述栅堆叠层两侧的所述硅化锗层裸露，所述栅堆叠层包括依次叠置的栅介质层以及栅导电层；在所述栅堆叠层两侧的所述硅化锗层的裸露表面上分别形成源极以及漏极，得到所述晶体管。
[0008]进一步地，在所述硅化锗层的部分裸露表面上形成栅堆叠层，包括：在所述硅化锗层的裸露表面上依次形成预备栅介质层和预备栅导电层；去除部分所述预备栅导电层以及
部分所述预备栅介质层，剩余的所述预备栅介质层形成所述栅介质层，剩余的所述预备栅导电层形成所述栅导电层。
[0009]进一步地，所述硅化锗层中硅离子掺杂浓度范围为20％～30％。
[0010]进一步地，所述退火操作的退火温度范围为500℃～600℃。
[0011]进一步地，所述退火操作的退火时间范围为10s～60s。
[0012]进一步地，所述硅化锗层的厚度范围为5nm～20nm。
[0013]进一步地，所述顶锗层的厚度范围为10nm～30nm。
[0014]根据本申请的另一方面，提供了一种半导体器件，包括玻璃衬底、硅化锗层以及晶体管，其中，所述硅化锗层位于所述玻璃衬底的表面上；所述晶体管位于所述硅化锗层的远离所述玻璃衬底的表面上。
[0015]应用本申请的技术方案，所述半导体器件的制作方法中，首先，提供衬底结构，所述衬底结构包括依次叠置的玻璃衬底以及顶锗层；然后，对所述顶锗层进行硅离子注入以及退火操作，形成硅化锗层；最后，在所述硅化锗层的裸露表面上形成晶体管。该方法在具有玻璃衬底的顶锗层中离子注入硅离子形成硅化锗层，增加了锗硅沟道应力，提升了载流子迁移速率，进而解决现有技术中SOI衬底上硅材料载流子迁移率低的问题。
附图说明
[0016]构成本申请的一部分的说明书附图用来提供对本申请的进一步理解，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
[0017]图1示出了根据本申请的实施例的半导体结构的制作方法流程示意图；
[0018]图2示出了根据本申请的实施例的基底的结构示意图；
[0019]图3示出了根据本申请的实施例的形成硅化锗层后的半导体结构的示意图；
[0020]图4示出了根据本申请的实施例的形成氮化硅层后的半导体结构的示意图；
[0021]图5示出了根据本申请的实施例的形成应变氮化硅层后的半导体结构的示意图；
[0022]图6示出了根据本申请的实施例的形成预备栅导电层后的半导体结构的示意图；
[0023]图7示出了根据本申请的实施例的形成栅堆叠层后的半导体结构的示意图；
[0024]图8示出了根据本申请的实施例的形成源极和漏极后的半导体结构的示意图。
[0025]其中，上述附图包括以下附图标记：
[0026]101、玻璃衬底；102、顶锗层；103、硅化锗层；104、氮化硅层；105、应变氮化硅层；106、预备栅介质层；107、预备栅导电层；108、栅介质层；109、栅导电层；110、源极；111、漏极；200、栅堆叠层。
具体实施方式
[0027]应该指出，以下详细说明都是例示性的，旨在对本申请提供进一步的说明。除非另有指明，本文使用的所有技术和科学术语具有与本申请所属
的普通技术人员通常理解的相同含义。
[0028]需要注意的是，这里所使用的术语仅是为了描述具体实施方式，而非意图限制根据本申请的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包
括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
[0029]应该理解的是，当元件(诸如层、膜、区域、或衬底)描述为在另一元件“上”时，该元件可直接在该另一元件上，或者也可存在中间元件。而且，在说明书以及权利要求书中，当描述有元件“连接”至另一元件时，该元件可“直接连接”至该另一元件，或者通过第三元件“连接”至该另一元件。
[0030]正如
技术介绍
所介绍的，现有技术中SOI衬底上硅材料载流子迁移率低，为了解决如上问题，本申请提出了一种半导体器件的制作方法以及半导体器件。
[0031]根据本申请的实施例，提供了一种半导体器件的制作方法。
[0032]图1是根据本申请实施例的半导体器件的制作方法的流程图。本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件的制作方法，其特征在于，包括：提供衬底结构，所述衬底结构包括依次叠置的玻璃衬底以及顶锗层；对所述顶锗层进行硅离子注入以及退火操作，形成硅化锗层；在所述硅化锗层的裸露表面上形成晶体管。2.根据权利要求1所述的方法，其特征在于，对所述顶锗层进行硅离子注入以及退火操作，形成硅化锗层，包括：在所述顶锗层中注入所述硅离子，所述硅离子的注入能量范围为2keV～40keV，所述硅离子的剂量范围为1e
14
cm
‑2～1e
18
cm
‑2；对注入所述硅离子后的所述顶锗层进行所述退火操作，得到所述硅化锗层。3.根据权利要求1所述的方法，其特征在于，在所述硅化锗层裸露表面上形成晶体管，包括：在所述硅化锗层的部分裸露表面上形成栅堆叠层，所述栅堆叠层两侧的所述硅化锗层裸露，所述栅堆叠层包括依次叠置的栅介质层以及栅导电层；在所述栅堆叠层两侧的所述硅化锗层的裸露表面上分别形成源极以及漏极，得到所述晶体管。4.根据权利要求3所述的...

【专利技术属性】
技术研发人员：亨利，
申请(专利权)人：广东省大湾区集成电路与系统应用研究院，
类型：发明
国别省市：