多级别自旋逻辑制造技术

所描述的是一种设备，其包括：4状态输入磁体；邻近于所述4状态输入磁体的第一自旋通道区；4状态输出磁体；邻近于4状态输入磁体和4状态输出磁体的第二自旋通道区；以及邻近于所述4状态输出磁体的第三自旋通道区。所描述的是一种设备，其包括：4状态输入磁体；邻近于所述4状态输入磁体的第一滤波器层；邻近于所述第一滤波器层的第一自旋通道区；4状态输出磁体；邻近于所述4状态输出磁体的第二滤波器层；邻近于第一滤波器层和第二滤波器层的第二自旋通道区；以及邻近于所述第二滤波器层的第三自旋通道区。通道区。通道区。

【技术实现步骤摘要】
多级别自旋逻辑
[0001]优先权要求本申请要求保护题为“Multi
‑
Level Spin Logic”且在2016年8月26日提交的美国临时申请序列号62/380,327的优先权，该美国临时申请通过引用以其整体被并入。本申请还要求保护2015年12月24日提交的题为“Multi
‑
Level Spin Buffer and Inverter”国际申请号PCT/US2015/000613的优先权，所述国际申请同样出于所有目的通过引用以其整体被并入。

技术介绍

[0002]现今大部分电子计算都是在数字计算机和电子设备中以布尔逻辑进行的。布尔逻辑是一种代数形式，在其中所有值都被简化为真（1）或假（0）。布尔逻辑门随着晶体管特征长度缩放（例如，到20nm）而遵循摩尔定律缩放。布尔逻辑的一些限制是：受两层逻辑中的代数约束（Galois域
‑
2代数）限制的受限逻辑门密度；受基数2数系中的数字表示限制的受限互连带宽密度；以及受每个逻辑元件的信息内容限制的受限存储器状态密度。
附图说明
[0003]根据下面给出的详细描述以及根据本公开的各种实施例的附图，将更全面地理解本公开的实施例，然而所述附图不应该理解成将本公开限制于具体实施例，而是仅用于解释和理解。
[0004]图1图示根据本公开的一些实施例的、示出四状态（4状态）磁体和用于形成4状态自旋逻辑器件的对应的4状态磁体的磁晶能的曲线图。
[0005]图2图示根据本公开的一些实施例的自旋逻辑器件，所述自旋逻辑器件具有在自旋沟道以上的4状态磁体的堆叠并且具有匹配间隔部。
[0006]图3图示根据本公开的一些实施例的自旋逻辑器件，所述自旋逻辑器件具有在自旋沟道以上的4状态磁体的堆叠、具有留下凹陷金属区的匹配间隔部。
[0007]图4图示根据本公开的一些实施例的自旋逻辑器件，所述自旋逻辑器件具有在自旋沟道以上的包括滤波层的4状态磁体的堆叠并且具有匹配间隔部。
[0008]图5图示根据本公开的一些实施例的自旋逻辑器件，所述自旋逻辑器件具有在自旋沟道以上的包括滤波层的4状态磁体的堆叠并且具有匹配间隔部。
[0009]图6A
‑
B图示根据本公开的一些实施例的针对自旋逻辑器件的堆叠，其示出用于生成原子结晶匹配层的对Heusler合金的原子模板化。
[0010]图7图示根据本公开的一些实施例的在+x方向上注入自旋并且在
‑
x方向上接收自旋的4状态非反向（non
‑
inverting）自旋门或缓冲器。
[0011]图8图示根据本公开的一些实施例的在+y方向上注入自旋并且在+y方向上接收自旋的4状态非反向自旋门或缓冲器。
[0012]图9图示根据本公开的一些实施例的在
‑
x方向上注入自旋并且在+x方向上接收自旋的4状态反向自旋门。
[0013]图10图示根据本公开的一些实施例的在
‑
y方向上注入自旋并且在
‑
y方向上接收自旋的4状态反向自旋门。
[0014]图11图示根据本公开的一些实施例的自旋逻辑器件，所述自旋逻辑器件具有在自旋沟道以上的4状态磁体的堆叠并且具有匹配间隔部。
[0015]图12图示根据本公开的一些实施例的用于制造具有4状态磁体的自旋逻辑器件的方法的流程图。
[0016]图13图示根据本公开的一些实施例的具有自旋轨道效应转换的基于4状态磁体的器件的横截面。
[0017]图14图示根据本公开的一些实施例的具有自旋轨道效应转换的基于4状态磁体的器件的三维（3D）视图。
[0018]图15图示根据本公开的一些实施例的图14的具有自旋轨道效应转换的基于4状态磁体的器件的一部分的顶视图。
[0019]图16A图示根据一些实施例的被配置为具有在+x方向上对齐的输入和输出4状态磁体的缓冲器的4状态自旋轨道耦合逻辑（SOCL）器件的横截面。
[0020]图16B图示根据本公开的一些实施例的图16A的SOCL器件的顶视图。
[0021]图17A图示根据一些实施例的被配置为具有在+y方向上对齐的输入和输出4状态磁体的缓冲器的4状态SOCL器件的横截面。
[0022]图17B图示根据本公开的一些实施例的图17A的SOCL器件的顶视图。
[0023]图18A图示根据一些实施例的被配置为具有在
‑
x方向上对齐的输入和输出4状态磁体的缓冲器的4状态SOCL器件的横截面。
[0024]图18B图示根据本公开的一些实施例的图18A的SOCL器件的顶视图。
[0025]图19A图示根据一些实施例的被配置为具有在
‑
y方向上对齐的输入和输出4状态磁体的缓冲器的4状态SOCL器件的横截面。
[0026]图19B图示根据本公开的一些实施例的图19A的SOCL器件的顶视图。
[0027]图20A图示根据一些实施例的被配置为具有分别在+x和
‑
x方向上对齐的输入和输出4状态磁体的反向器的4状态SOCL器件的横截面。
[0028]图20B图示根据本公开的一些实施例的图20A的SOCL器件的顶视图。
[0029]图21A图示根据一些实施例的被配置为具有在+y方向上对齐的输入和输出4状态磁体的反向器的4状态SOCL器件的横截面。
[0030]图21B图示根据本公开的一些实施例的图21A的SOCL器件的顶视图。
[0031]图22A图示根据一些实施例的被配置为具有在
‑
x方向上对齐的输入和输出4状态磁体的反向器的4状态SOCL器件的横截面。
[0032]图22B图示根据本公开的一些实施例的图22A的SOCL器件的顶视图。
[0033]图23A图示根据一些实施例的被配置为具有在
‑
y方向上对齐的输入和输出4状态磁体的反向器的4状态SOCL器件的横截面。
[0034]图23B图示根据本公开的一些实施例的图23A的SOCL器件的顶视图。
[0035]图24图示根据本公开的一些实施例的基于4状态磁体的SOCL器件的3D视图，所述SOCL器件可配置为四元逆时针（ccw）循环
‑
1和1.5补数逻辑门。
[0036]图25图示根据本公开的一些实施例的图24的SOCL器件的横截面AA
’
的顶视图。
[0037]图26A图示根据本公开的一些实施例的当输入4状态磁体具有磁化方向
‘0’
并且输出4状态磁体具有磁化方向
‘1’
时的图24的四元ccw循环
‑
1 SOCL器件的截面AA
’
的横截面视图。
[0038]图26B图示根据本公开的一些实施例的当输入4状态磁体具有磁化方向
‘0’
并且输出4状态磁体具有磁化方向
‘1’
时的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种设备，包括：平面上的第一磁体；具有第一材料的第一结构，其中所述第一结构与所述第一磁体相邻；具有第二材料的第二结构，其中所述第二结构与所述第一磁体相邻，其中所述第一结构与所述第二结构分离；第二磁体，在所述平面上远离所述第一磁体对角放置；具有所述第一材料的第三结构，其中所述第三结构与所述第二磁体相邻；具有所述第二材料的第四结构，其中所述第四结构与所述第二磁体相邻，其中所述第三结构与所述第四结构分离；以及与所述第二结构和所述第三结构相邻的通道。2.根据权利要求1所述的设备，其中所述第一磁体具有四种可能的稳定磁化状态中的一种，其中所述第二磁体具有四种可能的稳定磁化状态中的一种。3.根据权利要求1所述的设备，其中所述第一材料包括逆自旋霍尔效应材料，其中所述第二材料包括自旋霍尔效应材料。4.根据权利要求1所述的设备，其中所述通道包括四个组件以将所述第二结构与所述第三结构耦合，其中所述四个组件包括第一组段和第二组段，其中所述第一组段平行于彼此，其中所述第二组段与所述第一组段正交。5.根据权利要求1所述的设备，其中所述通道包括非磁性材料。6.根据权利要求1所述的设备 ，其中所述设备可配置为四元1.5补函数或四元逆时针循环
‑
1函数。7.根据权利要求1所述的设备，其中所述第一、第二、第三和第四结构包括材料，所述材料包括以下之一：Cu、Ag、Al或2D传导材料。8.根据权利要求1所述的设备 ，其中所述2D传导材料包括石墨烯。9.根据权利要求1所述的设备 ，其中所述第一结构通过第一氧化物区与所述第二结构分离，并且其中所述第三结构通过第三氧化物区与所述第四结构分离。10.根据权利要求1所述的设备，包括：所述第二结构上的通孔；以及包括邻近于所述通孔的非磁性材料的导体。11.根据权利要求1所述的设备，包括在所述第一磁体与所述第一结构和所述第二结构之间的第一导体，其中所述第一导体包括Ag。12.根据权利要求1所述的设备，包括...

【专利技术属性】
技术研发人员：S马尼帕特鲁尼，IA扬，DE尼科诺夫，UE阿夫西，P莫罗，A乔德里，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：