一种电源分配网络阻抗优化的M.2接口的5G通信模块制造技术

本实用新型专利技术公开了一种电源分配网络阻抗优化的M.2接口的5G通信模块，包括印刷电路板PCB，所述印刷电路板PCB包括PCB本体，所述PCB本体为十层二阶HDI板，分为主地层和铺地层，在所述铺地层给电源增加铺铜走线。本实用新型专利技术提供的M.2接口的5G通信模块在满足PCB叠层和单面布局不变，保证主地层地平面完整、辅地层地平面局部完整的同时，基于电流流向，以在辅地层敷铜的方式给电源增加并联支路，降低电流路径上过孔的安装电感和走线的等效串联电感ESL，优化电源在交流100MHz时的交流阻抗，提高PDN仿真的通过率。PDN仿真的通过率。PDN仿真的通过率。

【技术实现步骤摘要】
一种电源分配网络阻抗优化的M.2接口的5G通信模块


[0001]本技术涉及通信
，具体涉及一种电源分配网络阻抗优化的M.2接口的5G通信模块。

技术介绍

[0002]在5G移动通信技术快速发展的时代，电路系统向着高速度、高密度、高功耗、低电压和大电流的趋势发展。电路系统工作的可靠性和稳定性成为高速电路发展的关键。电源分配网络(PDN)由电源、地走线、平面以及去耦电容等构成，由于电容、回路电阻、回路电感等因素的共同作用，PDN阻抗随频率而变化，随着频率的增加，回路电感对于PDN阻抗的影响逐渐占据主要地位。因此，降低回路电感对优化电源分配网络的阻抗有着很好的效果，主要有以下几种常用的优化方法：1)增加电源孔、地孔的数量；2)增加电源走线的线宽，且电源走线尽量短、直；3)对去耦电容的容值、数量进行反复配置。目前在这种PIN间距越小，出线越密集的BGA芯片下方，增加电源孔和地孔难度会很大，在一些苛刻的条件下，增加电源孔和地孔是不可能实现的；而对去耦电容的容值和数量进行反复配置、仿真、调整迭代，工作量较大且效率不高，如果增加电容会带来成本的增加，此外，M.2接口的5G通信模块尺寸小，且PCB布局采用的是单面布局，给BGA芯片四周增加去耦电容也带来了非常大的难度。以下以实际用例说明现有技术的缺点，如图1所示，SOC1的供电电源A和电源B，由PMU2的两个DC分别输出，经9层U形走线供给SOC1，首次PDN仿真结果不通过。因此在现有布局和走线的情况下，在SOC芯片下方，增加电源A和电源B的电源孔和地孔的数量，以及靠近SOC的PIN增加电容，优化后，电源A及电源B在100MHz时的交流阻抗距离目标值还是较大，实际仿真结果Fail，如图2所示。

技术实现思路

[0003]针对上述不足，本技术提供了一种电源分配网络阻抗优化的M.2接口的5G通信模块，包括印刷电路板PCB，所述印刷电路板PCB包括PCB本体，所述PCB本体为十层二阶HDI板，分为主地层和铺地层，在所述铺地层给电源增加铺铜走线，本技术在10层二阶PCB不加层的基础上，以在辅地层敷铜的方式给电源增加并联支路，降低电流路径上过孔的安装电感和走线的等效串联电感ESL，优化电源在交流100MHz时的交流阻抗，提高PDN仿真的通过率。
[0004]为了实现上述目的，本技术采用以下技术方案：
[0005]一种电源分配网络阻抗优化的M.2接口的5G通信模块，包括印刷电路板PCB，所述印刷电路板PCB包括PCB本体，所述PCB本体为十层二阶HDI板，分为主地层和铺地层，在所述铺地层给电源增加铺铜走线。本技术提供的M.2接口的5G通信模块在满足PCB叠层和单面布局不变，保证主地层地平面完整、辅地层地平面局部完整的同时，基于电流流向，以在辅地层敷铜的方式给电源增加并联支路，降低电流路径上过孔的安装电感和走线的等效串联电感ESL，优化电源在交流100MHz时的交流阻抗，提高PDN仿真的通过率。与传统做法相
比，本技术仅通过在辅地层增加电源走线的铺铜设计环节，即可提升电源分配网络的电源完整性，降低了PDN的阻抗值，使其小于目标阻抗，达到优化的效果，在降低设计成本的同时，极大提高了设计效率；且SOC规模越大，电源分配网络的管脚数量越多，对PDN阻抗的优化效果越明显。
[0006]作为优选，所述5G通信模块单面布局，包括射频RF单元和基带BB单元。5G通信模块尺寸是30mm*52mm，单面布局，由RF和BB两部分组成，其中BB的有效布局面积是30mm*22mm。
[0007]作为优选，所述PCB本体的顶层为器件放置层。
[0008]作为优选，信号线主要分布在所述PCB本体的第二、三、五层。
[0009]作为优选，电源主要分布在所述PCB本体的第七、八、九层。
[0010]作为优选，所述PCB本体的顶层器件包括系统级芯片SOC。
[0011]因此，本技术的优点是：在满足PCB叠层和单面布局不变，保证主地层地平面完整、辅地层地平面局部完整的同时，基于电流流向，在辅地层给电源增加铺铜走线，降低电流路径上过孔的安装电感和走线的等效串联电感ESL，优化电源在交流100MHz时的交流阻抗，提高PDN仿真的通过率；在降低设计成本的同时，极大提高了设计效率；SOC规模越大，电源分配网络的管脚数量越多，对PDN阻抗的优化效果越明显。
附图说明
[0012]图1是本技术
技术介绍
中PCB本体的结构示意图。
[0013]图2是本技术
技术介绍
中仿真结果图。
[0014]图3是本技术实施例中PCB本体的结构示意图。
[0015]图4是本技术实施例中仿真结果图。
[0016]图5是本技术实施例中一种电源分配网络阻抗优化的M.2接口的5G通信模块的结构示意图。
[0017]图6是本技术实施例中PCB本体的层次结构示意图。
[0018]1、SOC 2、PMU 3、RF 4、BB 5、FLASH。
具体实施方式
[0019]下面结合附图与具体实施方式对本技术做进一步的描述。
[0020]一种电源分配网络阻抗优化的M.2接口的5G通信模块，包括印刷电路板PCB，印刷电路板PCB包括PCB本体，PCB本体是10层二阶HDI板，如图6所示，其中4层为主地层，6层为辅地层，顶层(1层)为器件放置层，信号线(含关键信号线)主要分布在PCB本体的2、3、5层，电源主要分布在PCB本体的7、8、9层。
[0021]一种电源分配网络阻抗优化的M.2接口的5G通信模块，平台器件是展锐的5G高度集成通信处理器UDX710M6，主频高达1.35GHz，搭配PMU、FLASH，以及时钟等外围器件构成BB最小工作系统。如图5所示，模块尺寸是30mm*52mm，单面布局，由RF3和BB4两部分组成，其中BB4的有效布局面积是30mm*22mm。
[0022]如图3所示，SOC1的供电电源A和电源B，由PMU2的两个DC分别输出，经9层U形走线供给SOC1，本实施例在辅地层给电源A及电源B分别增加并联走线(6层走线)，两个电源的走线均缩短了很多距离，进而减小了走线的ESL，并且缩短了顶层器件(系统级芯片SOC)与电
源平面之间的距离H
top
，在过孔中心间距S和过孔直径D不变的前提下，根据可得出电流路径上安装电感L
mount
随着H
top
的减小而变小；同样，根据谐振频率公式L
mount
和ESL变小，f
mount
会增加，从而提高了电容的滤波效果。经过实际仿真后PDN结果PASS，如图4所示。
[0023]本技术提供的M.2接口的5G通信模块在满足PCB叠层和单面布局不变，保证主地层地平面完整、辅地层地平面局部完整的同时，基于电流流向，以在辅地层敷铜的方式给电源增加并联支路，降低电流路径上过孔的安装电感和走线的等效串联电感ESL，优化电源本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种电源分配网络阻抗优化的M.2接口的5G通信模块，其特征在于，包括印刷电路板PCB，所述印刷电路板PCB包括PCB本体，所述PCB本体为十层二阶HDI板，分为主地层和铺地层，在所述铺地层给电源增加铺铜走线。2.根据权利要求1所述的一种电源分配网络阻抗优化的M.2接口的5G通信模块，其特征在于，所述5G通信模块单面布局，包括射频RF单元和基带BB单元。3.根据权利要求1所述的一种电源分配网络阻抗优化的M.2接口的5G通信模块，其特征在于，所...

【专利技术属性】
技术研发人员：路文明，孙瑶，杨源，吴朋亮，夏雷，
申请(专利权)人：浙江利尔达物联网技术有限公司，
类型：新型
国别省市：