本发明专利技术公开了一种向量信令码信道的流水线式前向纠错方法和装置。该纠错方法包括：依次地接收多个数据符号，并将每个数据符号作为一组比特存储在由唯一的符号位置索引值定义的相应的反串行化缓冲区位置中；生成对应于具有误码的数据符号的比特纠错掩码的第一症状值；生成对应于具有所述误码的所述数据符号的比特纠错掩码模乘所述唯一的符号位置索引值的第二症状值；通过所述第二症状值除以所述比特纠错掩码，计算具有所述误码的所述数据符号的所述符号位置索引值；以及通过将所述比特纠错掩码施加至由具有所述误码的所述数据符号的所述符号位置索引值所标识的反串行化缓冲区位置中所存储的一组比特，生成一组纠错后输出比特。出比特。出比特。
【技术实现步骤摘要】
向量信令码信道的流水线式前向纠错方法和装置
[0001]本申请是申请号为201880038840.3，申请日为2018年4月16日，专利技术名称为“向量信令码信道的流水线式前向纠错”的专利申请的分案申请。
[0002]本专利技术实施方式总体涉及通信系统电路，尤其涉及芯片间通信所用高速多线接口的通信减错。
技术介绍
[0003]在现代数字系统中，数字信息以高效可靠的方式进行处理。在这一背景下，数字信息理解为含于离散值(即非连续值)内的信息。数字信息不但可由比特和比特集合表示，而且还可由有限集合内的数字表示。
[0004]为了提高总带宽，大多数芯片间或装置间通信系统采用多条线路进行通信。这些线路中的每一条或每一对均可称为信道或链路，而且多个信道组成电子部件之间的通信总线。在物理电路层级上，芯片间通信系统内的总线通常由芯片与主板之间的封装电导体、印刷电路板(PCB)上的封装电导体、或PCB间线缆和连接器内的封装电导体构成。此外，高频应用中，还可采用微带或带状PCB迹线。
[0005]常用总线线路信号传输方法包括单端信令法和差分信令法。在要求高速通信的应用中，这些方法还可以在功耗和引脚利用率方面(尤其高速通信中的这些方面)进一步优化。最近提出的向量信令法可在芯片间通信系统的功耗、引脚利用率及噪声稳健性方面实现更加优化的权衡取舍。此类向量信令系统在发射端将数字信息转换为向量码字形式的另一种表示空间，该向量码字依据传输信道的特性和通信系统的设计约束条件权衡选择，以在功耗、引脚利用率及速度之间实现更优的取舍。这一过程在本申请中称为
″
编码
″
。编码后的码字作为一组信号从发射机传输至一个或多个接收机。在接收端，所接收的与码字对应的信号被反转为最初的数字信息表示空间。这一过程在本申请中称为
″
解码
″
。
技术实现思路
[0006]在现有比特串行通信系统中，先将发送处理过程或来源处理过程所提供的数据码字串行化(在一种例示实施方式中，由数字移位寄存器进行串行化)为有序比特流，然后在接收端，由相应装置对按顺序检测到的比特进行反串行化，从而能够为接收处理过程或目标处理过程提供与发送方所提供的数据码字相当的完整数据码字。向量信令码通信系统的操作与此类似，但在此类操作中，串行化处理往往用于将数据码字分解为多组符号(例如，在CNRZ
‑
5系统中，分解为5个比特码元)，而相应的反串行化处理用于通过将接收的各组符号组合(如仍以上述CNRZ
‑
5系统为例，则对5个比特进行组合)而恢复出数据码字。
[0007]已有的前向纠错(FEC)方法在发送数据流中引入冗余量，以作为同时用于检测错误和促进纠错的校验码的一部分。对于通信链路的固有纠错前BER较低(如1
×
10
‑9～1
×
10
‑
10
)且目标BER处于1
×
10
‑
15
～1
×
10
‑
20
数量级的情形，本文所述的一种新方案可在发送值串
行化的过程中进行计算，并在接收后的反串行化过程中进行验证，从而在无误码情形中，几乎或完全不向传输路径中引入额外延迟。
[0008]在一些实施方式中，一种方法包括：以向量信令码接收机对依次接收的预设数目个向量信令码字进行解码，以获得依序的各组数据比特，其中，每一向量信令码字的码元均经多条线路并行接收；以FEC校验电路根据依序的每组数据比特并按照校验矩阵，对多个纠错症状值进行渐进更新；以及在所述预设数目个接收向量信令码字当中的最后一个向量信令码字解码后，对所述多个纠错症状值进行最终渐进更新，并通过根据所述多个纠错症状值所确定的符号位置索引值从所述依序的各组数据比特中选择一组数据比特并根据所述多个纠错症状值当中的第一纠错症状值所确定的比特纠错掩码修改所选一组数据比特的方式，对所述依序的各组数据比特中的数据比特进行相应修改。
附图说明
[0009]图1为将数据S经共同构成通信介质120的一组线路125从发射机110发送至接收机130以供其输出接收数据R的现有技术通信系统框图。
[0010]图2所示为采用多个处理阶段的数据路径内设置前向纠错功能的一种发射机实施方式。
[0011]图3所示为采用多个处理阶段的数据路径内设置前向纠错功能的一种接收机实施方式。
[0012]图4A至图4C为根据一些实施方式的CRC码字计算框图。
[0013]图5A和图5B为根据一些实施方式的纠错电路元器件框图。
[0014]图6为根据一些实施方式的错误数据码字位置识别框图。
[0015]图7为根据一些实施方式的方法流程图。
[0016]图8为根据一些实施方式的纠错症状值迭代更新方法流程图。
具体实施方式
[0017]如《Cronie I》、《Cronie II》及《Shokrollahi II》中所述，向量信令码可例如在系统内的两个集成电路装置之间形成极高带宽的数据通信链路。如图1实施方式所示，由多条线路125构成的数据通信信道120中承载有向量信令码的符号，这些符号通过共同作用而对向量信令码的码字进行传输。取决于所使用的具体向量信令码，含通信链路的信道数可在两条至八条或八条以上范围内变动，而且还可通过另外的通信信道传输一个或多个时钟信号，或者作为向量信令码的子信道分量传输此类时钟信号。在图1示例中，通信链路120示为由八条线路125组成，这八条线路用于在发射机110和接收机130之间共同传输五个数据值100以及一个时钟105。此类通信链路的进一步描述见《Shokrollahi II》。
[0018]各个符号，例如在任何单个通信信道中传输的符号可使用多种不同信号水平，通常为三种或三种以上信号水平。当信道速率超出10Gbps时，还可能因需要深度流水线式或并行化信号处理而使得接收操作进一步复杂化。本申请中描述的实施方式还可用于《Shokrollahi II》向量处理方法未涵盖的现有排列组合排序法。更一般而言，此类实施方式可用于任何需要通过在多条信道或多个信道元素之间进行协调而产生合乎逻辑的总结果的通信或存储方法。
[0019]鉴于多个符号的传输基本上为并行这一特性，向量信令码一般被视为以多组符号的形式传输数据，例如，在《Shokrollahi II》中所述的CNRZ
‑
5码(也称透翅(Glasswing)码)中，以五个比特的渐进量渐进传输。相应地，在下文中，该传输方式可描述为K
×
n比特渐进传输，其中n为代码符号组大小或有效载荷大小。然而，该文献还进一步指出，传输各个比特的编码子信道在数学意义上互不相同，而且在某些实施方式中，可使用相互独立的传输信道。
[0020]串行化和反串行化
[0021]在现有比特串行通信系统中，先将发送处理过程或来源处理过程所提供的数据码字串本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种方法，其特征在于，包括：依次地接收多个数据符号，并将每个数据符号作为一组比特存储在由唯一的符号位置索引值定义的相应的反串行化缓冲区位置中；通过对所述多个数据符号执行按位异或运算而生成的第一对多比特校验码字生成第一症状值，所述第一症状值对应于具有误码的数据符号的比特纠错掩码；通过对模乘的数据符号执行按位异或运算而生成的第二对多比特校验码字生成第二症状值，每个数据符号模乘所述唯一的符号位置索引值，所述第二症状值对应于具有所述误码的所述数据符号的比特纠错掩码模乘所述唯一的符号位置索引值；通过所述第二症状值除以所述比特纠错掩码，计算具有所述误码的所述数据符号的所述符号位置索引值；以及通过将所述比特纠错掩码施加至由具有所述误码的所述数据符号的所述符号位置索引值所标识的反串行化缓冲区位置中所存储的一组比特，生成一组纠错后输出比特。2.如权利要求1所述的方法，其特征在于，每个症状值包括n个比特，所述多个数据符号包括2
n
‑
2个数据符号。3.如权利要求1所述的方法，其特征在于，所述多个数据符号为正交差分向量信令(ODVS)码的ODVS码字，其中，生成各组输出比特包括解码所述ODVS码字。4.如权利要求1所述的方法，其特征在于，所述第二症状值除以所述比特纠错掩码包括形成所述比特纠错掩码的二进制倒数，以及将所述比纠纠错掩码的二进制倒数模乘所述第二症状值。5.如权利要求4所述的方法，其特征在于，所述比特纠错掩码的所述二进制倒数是从查找表中获得的。6.如权利要求1所述的方法，其特征在于，所述第一和第二对多比特校验码字分别包括由所接收的多个数据符号生成的本地多比特校验码字。7.如权利要求6所述的方法，其特征在于，所述本地多比特校验码字响应于所接收的多个数据符号中的每一个进行渐进更新。8.如权利要求6所述的方法，其特征在于，所述第一和第二对多比特校验码字分别包括由多个传输数据符号生成的接收多比特校验码字。9.如权利要求8所述的方法，其特征在于，所述第一症状值通过将所述第一对多比特校验码字的所述本地多比特校验码字与所述接收多比特校验码字相比较而生成，所述第二症状值通过将所述第二对多比特校验码字的所述本地多比特校验码字与所述接收多比特校验码字相比较而生成。10.如权利要求1所述的方法，其特征在于，将所述比特纠错掩码施加至所述反串行化缓冲区位置中的一组输出比特包括利用所述比特纠错掩码对所述反串行化缓冲区位置中的所述一组输出比特执行按位异或运算而生成所述一组纠错后输出比特。11.一种装置，其特征在于，包括：一反串行化缓冲区，用于依次地接收多个数据符号，并将每个数据符号作为一组比特存储在由唯一的符号位置索引值定义的相应的反...
【专利技术属性】
技术研发人员：阿明，
申请(专利权)人：康杜实验室公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。