【技术实现步骤摘要】
本专利技术涉及到一种为电视显象管作数字偏转校正的方法。通过数模转换器，显象管由被时钟信号数字化和用数字方法重建了的视频信号所控制。在此显象管中，水平和垂直偏转两者各使用一个未加校正的来自水平或垂直同步振荡器的锯齿信号。水平或垂直同步脉冲触发各自的水平或垂直振荡器，使之按行或场信号发生器的方式来工作(参阅权项1的前序部分)。此外，本专利技术还涉及到一种为电视显象管作数字偏转校正的电路。通过数模转换器，显象管由视频信号所控制，此信号被视频处理器用数字方法所重建。用时钟信号数字化了的彩色全电视信号被馈至此处理器的输入端。在此电路中，每次以一个水平或垂直同步脉冲去触发水平或垂直振荡器，使之按行或场信号发生器的方式来工作，并产生未被校正的锯齿信号。水平或垂直振荡器既是为了水平偏转也是为了垂直偏转的目的而工作的(参阅权项4和6中的前序部分)。举例来说，在1981年8月11日的技术杂誌“电子学(Electronics)”第97页到第103页中就曾描述了运用彩色全电视信号数字处理的电视接收机，更为详细地描述了这样的彩色电视接收机。特别是在第101页上，与在同一页的图5相联系，叙述了从电视工程早期以来惯用的几何校正方法。由于观察屏幕不是球面这一事实，在常用的电视显象管中需要采用这种方法。在前面提到的运用数字信号处理的电视接收机场合，也可象在常用的电视接收机中的情况一样来实现几何校正。在此情况下，水平和垂直偏转信号相应地按行家所熟知的抛物线校正方法来进行校正。然而，涉及到合理的花费，这种几何校正只能实现至某一程度。所以，特别在观察屏的边缘，应该允许有一通常还可看得出来的误差。而...
【技术保护点】
一种为电视显象管（ｆｒ）作数字偏转校正的方法，通过数模转换器（ｄａ），该显象管（ｆｒ）由被时钟信号（ｆｔ）数字化和用数字方法重建了的视频信号（ｄｖ）所控制，在该显象管（ｆｒ）中，水平和垂直偏转两者各使用一个未加校正的，由水平或垂直振荡器（ｈｏ，ｖｏ）产生的锯齿信号，水平和垂直同步脉冲触发各自的水平或垂直振荡器（ｈｏ，ｖｏ），使之按行或场信号发生器的方式来工作，其特征在于：两个锯齿信号仍各自保持着未加校正的原样，控制了数模转换器（ｄａ）的每行的数字视频信号（ｄｖ′）的时 间关系是相对于重建了的视频信号（ｄｖ）的时间关系而变化的，这种变化受控于和显象管（ｆｒ）屏幕上象点各自所在位置相关的校正值。
【技术特征摘要】
中主张的那样，提供一种与以前的几何校正基本原理不一样的新的方法与电路，乃是本发明的一个目的。该电路适合于实现这种方法，以致一方面有可能使在观察屏的整体以及边缘都有较好的校正，另一方面，有可能省去附加的磁校正措施。相应地，本发明的一个优点是借助于纯粹的电子设备就可实现几何校正，以及不必费更多的力气，这些电子设备就能以集成电路的形式来实现。参照附图1至7，我们将较详细地来阐明本发明图1概略地以方框图的形式示出了按本发明而来的第一个电路的具体实施例;图2作为一个具体实施例，以方框图的形式示出了按本发明而来的第二个电路;图3概略地示出了显象管的水平几何偏离的过程;图4是用图1所示安排的内插器的具体实施例的方框图;图5是本发明所用的地址发生器的具体实施例的方框图;图6概略地示出了一个利用了本发明的抛物线发生器的具体实施例;图7示出了一个用图2所示那样安排的非整数倍频器的具体实施例的有关电路示意图。参考图1所示的方框图，现在将阐述本发明的基本思想。电视显象管fr的偏转校正是按图1那样来完成的。在那里，由水平振荡器hO和垂直振荡器VO产生的通常有着线性的电压时间特性的锯齿信号保持不变，即不加以校正。借助于视频处理器Pr，视频信号dV被重建。数字视频信号dV″控制数模转换器da。受到依赖于显象管fr屏幕上各个象点位置的校正值的影响，每行数字视频信号dV′的即时位置相对于视频信号dV的即时位置而变化。因此，和迄今为止的惯用方法的区别是几何校正不是用校正偏转信号实现，而是用影响数字视频信号的即时位置来实现的。目的是为了希望得到所需要的校正。这个过程在一个按本发明方法的最佳具体实施例中被完成了。在那里，水平同步脉冲hS至少被延迟一个相应于最大东西向偏离mow的时间周期，并被仅作为一个水平延迟同步脉冲hS″而馈入水平振荡器hO。还有，在此类具体实施方案中，被重建了的视频信号(在时钟信号频率ft下)被读入存储器my中。该存储器可读入和读出地址。信号同步地以同样频率从存储器中读出。借助于内插器ip，用内插法校正了所得的视频信号振幅。按照第二个最佳实施方案，重建了的视频信号dV在时钟频率ft下，被读入一个可寻址的存储器my中。该存储器可读入和读出地址，并从该存储器中，以这样的一种方式来读出，即读出地址根据按校正值增加的一个频率而活动。由此得出的，已校正了的视频信号被送入数模转换器da中。上述第一个最佳实施方案是基于图1所示的电路，而第二个最佳实施例方案是基于图2所示的电路。在两个电路中，相同部分的电路用同样的参考符号来标出，以至只要涉及到相同的部分，下面的描述就可类似地应用于这两张插图。加到模数转换器aw上，成模拟形式的彩色全电视信号fb被按照时钟信号发生器tg产生的时钟信号ft的节拍转换成平行的数字。这些数字再进一步被其它电路部分按时钟信号ft的节拍进行处理。时钟信号ft的频率是彩色副载波频率的整数倍。最好取四倍。模数转换器aw的输出信号被馈入视频处理器pr。它把水平同步脉冲hS或垂直同步脉冲VS从彩色全电视信号中分离出来。借助于延迟时间等于最大东西向偏离mow(参阅图3)的延迟级dl，水平同步脉冲hS得到了延迟，并随后以延迟了的水平同步脉冲hS″的形式被馈入水平振荡器hO，依次去控制显象管fr的偏转装置。垂直同步脉冲VS被送至垂直振荡器VO。该振荡器的额定频率可以用例如象频率分割那样的方法，从水平振荡器hO的额定频率中得出(参阅图示的两振荡器间的连线与用以控制显象管fr垂直偏转装置的输出线)。被重建了的视频信号dV被馈至存储器my，该存储器带有连接到读入地址发生器eg输出端的读入地址输入装置ee，以及带有连接到读出地址发生器ag输出端的输出地址输入装置ae，通过对地址的读入和读出，可以进行寻址。该读入地址发生器eg被时钟信号ft和用作复位脉冲的水平同步脉冲所同步;而读出地址发生器ag被时钟信号ft以及用作复位脉冲的延迟了的水平同步脉冲hS″所同步地计时。读入地址发生器eg能借助于一个计数器，特别是二进位计数器之类的装置来实现。该计数器计出时钟信号ft的脉冲数，而此数可直接用作读入地址。图1表示出，借助于n+1根平行总线，把存储器my的输出连接到n阶(n为大于零的整数)的内插器ip的输入。对一个地址作出应答，与此地址有关的存储值以及与n后面地址有关的存储值，同时被读出并送至内插器ip。在两种最简单的情况下，ip是一个线性或平方的内插器，并且因为n＝1或n＝2，就要分别提供二或三根总线。内插器接收到从读出地址发生器ag来的，超越地址数字数ms，处于输出信号低位边的位置信号ls，把它作为内插性能的特征。如图1中示出的，用出现在内插器ip的输出端的数字视频信号dV″去控制数模转换器da。结果，它被转换成模拟信号，用来控制显象管fr。在如图2所示的本发明的一种变化形式中，图1中的内插器ip被省掉了。通过单总线，存储器my连接到数模转换器da。带有超越地址数字数ms并位于低位边的输出信号数字ls的读出地址发生器ag控制(选择)非整数倍频器nv。它从时钟信号ft产生出相应的较高频率的辅助时钟信号ht。信号ht有着一个比例于数字ls的非整数因子m。在最简单的场合，它可以等于这些数字。在图3中概略地示出了如何用估算(计算)的方法来确定显象管fr屏幕上的水平几何畸变。在那里，在屏幕左手半边的水平畸变被称之为四面的畸变wa，而在屏幕右手半边，相应的畸变被称作东西的畸变oa。就屏幕上的一个象点来说，两种畸变有着不同的值。定义显象管屏幕最左边顶头或者说底角处的西边最大畸变为mwa，屏幕右边顶头或者说底角处的东边最大畸变为moa，则最大东西向畸变mow为这二者之和。图4现在示出一个有关一阶内插器的较佳具体实例。因此，它是一个线性的内插器(n＝1，n+1＝2)。它用于图1的电路中。图4仅仅示出了图1中与内插器有关的部分电路my和ag。用于第一次存储(记忆)值的存储器my的输出端通过第一根总线，连接到第一乘法器m1的输入端。从读出地址发生器ag来的输出信号的低位数ls馈入该乘法器的第二个输入端。它的输出端连接到加法器ad的第一输入端。在加法器ad的输出端，出现了用来控制数转换器da的数字视频信号dV″。第二个乘法器m2的第一个输入端通过第二根总线连接到用于第二个存储(记忆)值的存储器my的输出端。它的第二个输入端连接到减法器sb的输出端。在减法器sb的被减数输入端送入数“1”，而它的减数输入端送入从读出地址发生器ag来的输出信号的较低位数字ls。第二个乘法器m2的输出端连接到加法器ad的第二个输入端。与视频信号dV读入存储器my时，与它同步出现的视频信号dV′被相应地按这样的方法进行内插，以致尽管打在屏幕上的电子注偏离球面，电子注打到屏幕上的点的视频信号的振幅能产生所希望的“校正”图象。如图5所示，借助于数字水平抛物线发生器hp和数字垂直抛物线发生器VP，图1和图2中的读出地址发生器产生一个由ms，ls部分所组成的输出信号。该信号被时钟信号ft所同步，并必须被各自的水平或垂直同步脉冲hS，VS所复位。可由电视机制造厂编程的第一或第二只读存储器Ph和PV各自连接到相应的抛物线发生器hP和VP。这些只读存储器包含有水平屏幕中心抛物线的三个系数a，b，c以及和垂直方向相关的校正值Vk，或其余决定垂直屏幕中心抛物线的三个系数e，f，g以及和水平方向相关的校正值hk。为了产生上述的屏幕中心抛物线，有可能根据图6去选用一种较好的独立的电路。该电路既包含第一和第二延迟线寄存器r1和r2，也包含各自的求和器S1和S2。第一求和器S1中被馈入系数a或d以及馈入经过第一延迟线寄存器r1后的输出信号。系数b或e被装入寄存器r1中。第二求和器S2把第一模拟加法器S1的输出信号作为一个输入信号而接收，而把它自己的输出信号通过第二延迟线寄存器r2成为第二个输入信号。系数c或f被装入寄存器r2中。延迟线寄存器r1和r2的延迟时间等于时钟信号ft的周期长度。校正值hk和Vk存储在只读存储器Ph和PV内。它们分别用作系数a，b，c或e，f，g的加法和/或乘法校正。图7示出一个涉及运用非整数因子m的非整数倍频器nv的较好的实施例。它包括具有整数因子g的整数倍频器gV，以及相继设置的具有非整数除数P的非整数分频器nt。读出地址发生器ag的数字ls送入此分频器，而在它的输出端出...
【专利技术属性】
技术研发人员：赖纳施威埃，
申请(专利权)人：德国ITT工业有限公司，莫司塔特，莫司塔特，
类型：发明
国别省市：DE[德国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。