低压差无片外电容LDO电路制造技术

本发明专利技术涉及一种低压差无片外电容LDO电路，包括带隙基准电路、误差放大器EA、由PMOS管M1和PMOS管M2构成的缓冲级，由功率PMOS管M0和反馈电阻R1、反馈电阻R2和补偿器件构成的功率输出级；以及衬底调制放大器和保护电路。本发明专利技术所提供的低压差无片外电容LDO电路，在现有技术基础上，一方面采用功率调整管衬底调制技术，降低功率调整管的开启电压，进而实现降低LDO压差电压的目标；另一方面采用多种保护电路，增加LDO电路的可靠性。增加LDO电路的可靠性。增加LDO电路的可靠性。

【技术实现步骤摘要】
低压差无片外电容LDO电路


[0001]本专利技术涉及一种用于电力电子系统中的低压差线性稳压器电路，属于集成电路


技术介绍

[0002]消费类电子产品已经成为人们日常生活中不可或缺的一部分,便携式电子设备在生活中扮演着重要的角色。对于任何的电子设备而言,都需要电源为其工作提供充足的动力。这里的电源既可以是来自发电厂的市电,也可以是电池中储存的能量,但是不论市电还是电池所提供的电源电压都具有不稳定和高噪声的缺点。因此，为了给现代电子设备提供一个良好的工作电源,需要在电源和电子设备之间引入电源管理芯片,担负起对电能的变换、分配、检测以及稳压、降噪的职能。电源管理芯片对电子系统而言是不可或缺的,其性能的优劣对整机的性能有着直接的影响。
[0003]电源芯片主要分为线性稳压器和开关电源转换器。大多数电子产品一般都不能用交流电源直接供电，需要经过交流
‑
直流(AC
‑
DC)转换器的转化，但目前AC
‑
DC转换器也很难提供较稳定的输出，因而需要再经过电压转换器，常见电压转换器有低压差线性稳压器(LDO)，基于电感储能的直流
‑
直流(DC
‑
DC)转换器两种。LDO与DC
‑
DC转换器相比，具有结构简单、功耗低、高频噪声低、尺寸较小便于集成等优点。对于种类繁多的电子产品,他们对电源的要求也各不相同。例如在手机及通信系统中,要求电源具有低噪声和低纹波的特性并且由于系统集成的需要,还要求占用板面积小,外围电路简单的特性。这时低压差线性稳压器是最恰当的选择。为了达到上述要求,芯片通常具有以下几个技术特点精密的电压基准,低静态电流,低压降调整管,高性能低噪音的运放,以及稳定而快速的环路响应。
[0004]如图1所示，基本的LDO包含有三个管脚，分别为输入电压Vin(VDD)、输出电压V
OUT
及地。LDO的子模块主要包括基准电路、误差放大器(EA)、功率管(Pass Element)和反馈环路补偿电路(Feedback Network)。基准电路为误差放大器和其他辅助电路提供基准参考电压V
REF
和基准参考电流I
REF
。基准电路包含有电流基准电路和电压基准电路两个模块。电流基准电路产生一个不受电源电压影响的基准电流，电压基准电路是通过将具有负温度系数的PNP型三极管发射极
‑
基极电压与正温度系数的热电压进行加权求和，从而得到与温度无关的参考电压。误差放大器将带隙基准电压与LDO反馈电压之差进行误差放大，将其输入功率管的栅极，从而达到控制输出电压的目的。LDO的输出电压的精度、瞬态响应和负载电流等重要性能均直接受到误差放大器的影响。在负载发生变化时，功率管通过改变自身的导通电阻来稳定输出电压。反馈环路补偿电路，包括电阻串和补偿网络，提供输出电压控制和反馈网络稳定性。
[0005]在图1所示的传统LDO芯片中,在芯片输出端需要添加片外负载电容来抑制输出过充电压,并起到稳定内部环路的作用。对于输出电压具有低噪声、低纹波、无电磁干扰的应用情况中，片外电容使得上述等芯片中需要留出专门的管脚，从而使可以和外部电容器件相连，这样不仅仅浪费了芯片面积主要是和保护电路,还增加了板的面积以及使用片外电
容所带来的额外开销。并且由于芯片和封装之间连线上的寄生电感和天线效应，也会造成输出电压质量的下降。为了解决这一问题，无片外负载电容的LDO芯片成为了目前非常流行的一个设计方案。
[0006]LDO正常工作时的输入电压存在最小值限定，只有输入电压大于该值，调整管才能工作在饱和区，电路才具备对输出电压的自动调节能力。压差电压表示的是输出达到稳定时，输出电压与最小限定输入电压的电压差。LDO在正常工作时，输入电压不能低于压差电压与输出电压之和。当LDO工作在调整区时，电路能将输出电压稳定在设定值，使其不随输入电压变化而变化；当输入电压低于临界值后，LDO进入线性区，输入电压降低将导致输出电压也降低，反馈环路对电路的调节能力减弱；随着输入电压的进一步减小，LDO进入截止区，此时电路无法工作。所以LDO电路设计时，必须设计尽可能小的压差电压，以获得尽可能大的输入电压范围。

技术实现思路

[0007]本专利技术在现有技术基础上，提供了一种具备超低压差特性的无片外电容LDO电路。
[0008]本专利技术提供的低压差无片外电容LDO电路总体结构包括：带隙基准电路，误差放大器，由PMOS管M1和PMOS管M2构成的缓冲级，由功率PMOS管M0和反馈电阻R1、反馈电阻R2和补偿器件构成的功率输出级，以及衬底调制放大器和保护电路；
[0009]所述带隙基准电路产生参考电压V
REF
、偏置电压V
B
和参考电压V
B1
；参考电压V
REF
分别连接到误差放大器的负端和保护电路，误差放大器的正端连接反馈电压V
FB
，所述误差放大器根据参考电压V
REF
和反馈电压V
FB
输出误差放大信号V
EA
并连接到缓冲级的输入端，即PMOS管M2栅极，PMOS管M2源极连接PMOS管M1漏极，并作为缓冲级的输出端输出V
G
，连接到功率输出级的输入端，即功率PMOS管M0的栅极，PMOS管M2栅极连接偏置电压V
B
；功率输出级内部包括：功率PMOS管M0的源极连接电源电压VDD，功率PMOS管M0的漏极连接反馈电阻R1的上端，并作为LDO电路的输出端口输出Vout，还连接到起频率稳定作用的补偿器件，反馈电阻R1下端连接反馈电阻R2上端，并作为反馈电压V
FB
的产生节点，反馈电阻R2下端连接地电压VSS；所述功率输出级根据V
G
和电源电压VDD的状态产生LDO电路的输出电压Vout和反馈电压V
FB
；所述衬底调制放大器是一个差分输入单端输出的差分放大电路，衬底调制放大器的一个差分输入端连接参考电压V
REF
，另一个差分输入端连接反馈电压V
FB
，衬底调制放大器的输出端连接到功率PMOS管M0的衬底；所述保护电路用于监测芯片的工作温度、电压、电流状态并和参考电压V
REF
比较，得到芯片状态输出信号。
[0010]具体的，所述带隙基准电路包括：偏置启动电路、PMOS管Mr1、PMOS管Mr2、电阻Rr1、电阻Rr2、电阻Rr3、电阻Rr4、电阻Rr5、二极管D1、二极管D2、运算放大器A1和偏置电压输出电路；其中，PMOS管Mr1、PMOS管Mr2、电阻Rr1、电阻Rr2、电阻Rr3、二极管D1、二极管D2和运算放大器A1构成一个带隙电压产生内核电路，带隙电压产生内核电路的输入偏置电压为PMOS管Mr1的栅极电压Vbr1和PMOS管Mr2的栅极电压Vbr2，PMOS管Mr1栅极和PMOS管Mr2栅极分别连本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.低压差无片外电容LDO电路，包括：带隙基准电路(1)，误差放大器(2)，由PMOS管M1和PMOS管M2构成的缓冲级，由功率PMOS管M0和反馈电阻R1、反馈电阻R2和补偿器件(4)构成的功率输出级，以及衬底调制放大器和保护电路(3)；所述带隙基准电路(1)产生参考电压V
REF
、偏置电压V
B
和参考电压V
B1
；参考电压V
REF
分别连接到误差放大器(2)的负端和保护电路(3)，误差放大器(2)的正端连接反馈电压V
FB
，所述误差放大器(2)根据参考电压V
REF
和反馈电压V
FB
输出误差放大信号V
EA
并连接到缓冲级的输入端，即PMOS管M2栅极，PMOS管M2源极连接PMOS管M1漏极，并作为缓冲级的输出端输出V
G
，连接到功率输出级的输入端，即功率PMOS管M0的栅极，PMOS管M2栅极连接偏置电压V
B
；功率输出级内部包括：功率PMOS管M0的源极连接电源电压VDD，功率PMOS管M0的漏极连接反馈电阻R1的上端，并作为LDO电路的输出端口输出Vout，还连接到起频率稳定作用的补偿器件(4)，反馈电阻R1下端连接反馈电阻R2上端，并作为反馈电压V
FB
的产生节点，反馈电阻R2下端连接地电压VSS；所述功率输出级根据V
G
和电源电压VDD的状态产生LDO电路的输出电压Vout和反馈电压V
FB
；所述衬底调制放大器是一个差分输入单端输出的差分放大电路，衬底调制放大器的一个差分输入端连接参考电压V
REF
，另一个差分输入端连接反馈电压V
FB
，衬底调制放大器的输出端连接到功率PMOS管M0的衬底；所述保护电路(3)用于监测芯片的工作温度、电压、电流状态并和参考电压V
REF
比较，得到芯片状态输出信号。2.根据权利要求1所述的低压差无片外电容LDO电路，其特征是，所述带隙基准电路(1)包括：偏置启动电路(401)、PMOS管Mr1、PMOS管Mr2、电阻Rr1、电阻Rr2、电阻Rr3、电阻Rr4、电阻Rr5、二极管D1、二极管D2、运算放大器A1和偏置电压输出电路(402)；其中，PMOS管Mr1、PMOS管Mr2、电阻Rr1、电阻Rr2、电阻Rr3、二极管D1、二极管D2和运算放大器A1构成一个带隙电压产生内核电路，带隙电压产生内核电路的输入偏置电压为PMOS管Mr1的栅极电压Vbr1和PMOS管Mr2的栅极电压Vbr2，PMOS管Mr1栅极和PMOS管Mr2栅极分别连接偏置启动电路(401)的偏置电压输出端，PMOS管Mr1源极接电源VDD，PMOS管Mr1漏极接PMOS管Mr2源极，PMOS管Mr2漏极接电阻Rr1上端、电阻Rr2上端，并输出带隙电压，电阻Rr1下端连接运算放大器A1的正端和二极管D1阳极，电阻Rr2下端连接运算放大器A1的负端和二极管D2阳极，运算放大器A1的输出端连接PMOS管Mr1栅极；PMOS管Mr2源极输出的带隙电压连接电阻Rr5上端，电阻R...

【专利技术属性】
技术研发人员：王强，朱宁，
申请(专利权)人：瀚昕微电子无锡有限公司，
类型：发明
国别省市：