半导体装置结构制造方法及图纸

一种半导体装置结构，包含多个半导体层，并具有第一组半导体层、设置于第一组半导体层上且与之对准的第二组半导体层、设置于第二组半导体层上且与之对准的第三组半导体层。所述结构还包含第一源极/漏极外延部件，其与第一组半导体层的第一数量的半导体层接触，以及第二源极/漏极外延部件，其与第三组半导体层的第二数量的半导体层接触。所述第一组半导体层的第一数量的半导体层与第三组半导体层的第二数量的半导体层不同。二数量的半导体层不同。二数量的半导体层不同。

【技术实现步骤摘要】
半导体装置结构


[0001]本公开实施例涉及半导体技术，尤其涉及一种具有多个半导体层的半导体装置结构及其形成方法。

技术介绍

[0002]半导体集成电路(IC)产业已经历指数性的成长。IC材料及设计的科技进展已产生多个IC世代，且各个世代相较于前一世代，具有较小且更复杂的电路。在IC演进的过程中，功能密度(也就是说，单位芯片面积的互连装置数目)通常会增加而几何尺寸(也就是说，可使用工艺生产的最小元件(或线))却减少。此微缩化的过程通常会以增加生产效率与降低相关成本而提供助益，但此微缩化也会增加工艺及制造ICs的复杂度。
[0003]为追求更高的装置密度、更高的性能及更低的成本，源自制造及设计议题的挑战，导致了三维设计的发展，例如包括纳米片(nanosheet)FET的多栅极场效晶体管(FET)。在纳米片FET中，通道区的所有侧表面被栅极所环绕，以允许通道区中更完全的空乏，并由于更陡的次临界电流摆幅(subthreshold current swing,SS)与更小的漏极导致势垒下降(drain induced barrier lowering,DIBL)使得短通道效应减少。随着晶体管尺寸持续微缩，需要进一步改良纳米片FET。

技术实现思路

[0004]本公开实施例提供一种半导体装置结构，包括：多个半导体层；第一组半导体层；第二组半导体层，设置于第一组半导体层之上且与其对准；第三组半导体层，设置于第二组半导体层之上且与其对准。所述结构还包括第一源极/漏极外延部件，与第一组半导体层的第一数量的半导体层接触，以及第二源极/漏极外延部件，与第三组半导体层的第二数量的半导体层接触。所述第一组半导体层的第一数量的半导体层与第三组半导体层的第二数量的半导体层不同。
[0005]本公开另一实施例提供一种半导体装置结构，包括：第一多个半导体层；第二多个半导体层；第三多个半导体层；第一栅极层，环绕第一、第二及第三多个半导体层的至少一个半导体层；第一源极/漏极外延部件，与第一多个半导体层的第一数量的半导体层接触，以及第二源极/漏极外延部件，与第二多个半导体层的一第二数量的半导体层接触。所述第一多个半导体层的第一数量的半导体层与第二多个半导体层的第二数量的半导体层不同。
[0006]本公开实施例还包括一种半导体装置结构的形成方法，包括：通过图案化多个层的堆叠，形成第一、第二及第三多个半导体层；形成第一源极/漏极外延部件，其与第一多个半导体层接触；形成第二源极/漏极外延部件，其与第二多个半导体层接触；形成第三源极/漏极外延部件，其与第三多个半导体层接触；凹蚀第一、第二及第三源极/漏极外延部件。所述凹蚀的第一源极/漏极外延部件与第一多个半导体层的至少一个半导体层接触，以及凹蚀的第二源极/漏极外延部件与第二多个半导体层的至少一个半导体层接触。所述方法还包括形成第四源极/漏极外延部件于第一源极/漏极外延部件之上。所述第四源极/漏极外
延部件与第一多个半导体层的至少一个半导体层接触。所述方法还包括形成第五源极/漏极外延部件于第二源极/漏极外延部件之上。所述第五源极/漏极外延部件与第二多个半导体层的至少一个半导体层接触，且相较于第二源极/漏极外延部件，第五源极/漏极外延部件与第二多个半导体层的不同数量的半导体层接触。
附图说明
[0007]配合所附附图及以下的详细描述，可以最好地理解本公开的各个方面。应注意的是，依据在业界的标准做法，各种特征并未按照比例绘制。事实上，为了讨论上的清晰，各种特征的尺寸可任意地放大或缩小。
[0008]图1
‑
图12是根据一些实施例，示出制造一种半导体装置结构的各种阶段的透视图。
[0009]图13是根据一些实施例，示出沿着图12的A
‑
A线截取的制造图12所示阶段的半导体装置结构的剖面侧视图。
[0010]图14是根据一些实施例，示出制造所述半导体装置结构的一阶段的透视图。
[0011]图15是根据一些实施例，示出沿着图12的A
‑
A线截取的制造图14所示阶段的半导体装置结构的剖面侧视图。
[0012]图16是根据一些实施例，示出制造所述半导体装置结构的一阶段的透视图。
[0013]图17是根据一些实施例，示出沿着图12的A
‑
A线截取的制造图16所示阶段的半导体装置结构的剖面侧视图。
[0014]图18是根据一些实施例，示出制造所述半导体装置结构的一阶段的透视图。
[0015]图19A
‑
图19C是根据一些实施例，示出在基板不同位置制造半导体装置结构的各种阶段的剖面侧视图。
[0016]图20A
‑
图20C是根据一些实施例，示出在基板不同位置制造半导体装置结构的一阶段的剖面侧视图。
[0017]图21A
‑
图21C是根据一些实施例，示出在基板不同位置制造所述半导体装置结构的一阶段的剖面侧视图。
[0018]图22是根据一些实施例，示出制造所述半导体装置结构的一阶段的透视图。
[0019]图23A
‑
图23C是根据一些实施例，示出在基板不同位置制造所述半导体装置结构的一阶段的剖面侧视图。
[0020]图24是根据一些实施例，示出制造所述半导体装置结构的一阶段的透视图。
[0021]图25A
‑
图25C是根据一些实施例，示出在基板不同位置制造所述半导体装置结构的一阶段的剖面侧视图。
[0022]图26A
‑
图26C是根据一些实施例，示出在基板不同位置制造所述半导体装置结构的一阶段的剖面侧视图。
[0023]图27A
‑
图27C是根据一些实施例，示出在基板不同位置制造所述半导体装置结构的一阶段的剖面侧视图。
[0024]图28是根据一些实施例，示出制造所述半导体装置结构的一阶段的透视图。
[0025]图29
‑
图33是根据一些实施例，示出制造所述半导体装置结构的各种阶段的透视图。
[0026]图34A
‑
图34C是根据一些实施例，示出在基板不同位置制造所述半导体装置结构的一阶段的剖面侧视图。
[0027]图35A
‑
图35C是根据一些实施例，示出在基板不同位置制造所述半导体装置结构的一阶段的剖面侧视图。
[0028]附图标记如下：
[0029]100:半导体装置结构
[0030]101:基板
[0031]102:多个半导体层的堆叠
[0032]103:基板部分
[0033]104、104a、104b、104c、104d:第一半导体层
[0034]106、106a、106b、106c、106d:第二半导体层
[0035]110:掩模结构
[0036]112:含氧层
[0037]114:含氮层
[0038]本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体装置结构，包括：多个半导体层，包括一第一组半导体层、设置于该第一组半导体层之上且与其对准的一第二组半导体层以及设置于该第二组半导体层之上且与其对准的一第三组半导体层；一第一源极/漏极外延部件，与该第一...

【专利技术属性】
技术研发人员：张荣宏，林志昌，陈仕承，姚茜甯，江国诚，王志豪，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：