众核计算芯片及数据访问方法技术

本申请公开了众核计算芯片及数据访问方法，该众核计算芯片包括：多个单核系统，多个单核系统中的一个单核系统设为第一系统，多个单核系统中的其他单核系统设为第二系统，第一系统控制第二系统执行程序指令；片上网络，连接多个单核系统，以实现多个单核系统之间的数据通信。本申请通过将多个单核系统集成于一众核计算芯片，并将其中一个单核系统设为第一系统，将其他的单核系统设为第二系统，由第一系统配合片上网络控制第二系统执行程序指令，第一系统以相同的数据访问方式对第二系统进行读写操作，提高众核计算芯片的数据存储和传输效率，增强众核计算芯片的性能。增强众核计算芯片的性能。增强众核计算芯片的性能。

【技术实现步骤摘要】
众核计算芯片及数据访问方法


[0001]本申请涉及计算机
，特别是涉及众核计算芯片及数据访问方法。

技术介绍

[0002]在多核CPU芯片中，通常采用多级存储的方式，并使用通用寄存器或特殊寄存器等进行指令信息的存储，在使用共享寄存器时，容易发生访问冲突，大大降低处理器性能。同时，不同级别的数据访问方式不相同，导致多核CPU芯片的通信延迟较大。

技术实现思路

[0003]本申请至少提供一种众核计算芯片及数据访问方法。
[0004]本申请第一方面提供了一种众核计算芯片，该众核计算芯片包括：
[0005]多个单核系统，多个单核系统中的一个单核系统设为第一系统，多个单核系统中的其他单核系统设为第二系统，第一系统控制第二系统执行程序指令；
[0006]片上网络，连接多个单核系统，以实现多个单核系统之间的数据通信。
[0007]可选地，每个单核系统包括控制单元与存储单元，存储单元具有指令段与数据段，存储单元的指令段用于存储程序指令，控制单元基于程序指令对数据段进行读写操作。
[0008]可选地，第一系统的控制单元用于对第二系统的指令段进行写操作。
[0009]可选地，多个单核系统的控制单元设置于逻辑晶圆，多个单核系统的存储单元设置于存储晶圆，逻辑晶圆与存储晶圆三维异质集成，以形成众核计算芯片。
[0010]可选地，片上网络包括多个相互连接的路由节点，每个路由节点连接多个单核系统中的至少两个单核系统。
[0011]可选地，众核计算芯片还包括：r/>[0012]外部控制接口，外接设备通过外部控制接口访问多个单核系统中任一单核系统的存储单元，且外接设备对存储单元的指令段进行读写操作；
[0013]外部存储访问接口，多个单核系统中任一单核系统的控制单元通过外部存储访问接口访问外接设备的存储器。
[0014]本申请第二方面提供了一种数据访问方法，应用于上述的众核计算芯片，该方法包括：
[0015]第一系统获取可执行二进制文件；
[0016]将可执行二进制文件存储至第二系统的存储单元；
[0017]第二系统对可执行二进制文件进行运算，得到运算结果；
[0018]将运算结果发送至第一系统；
[0019]基于运算结果，第一系统通过外部存储访问接口将运算结果存储至外接设备的存储器。
[0020]可选地，第一系统获取可执行二进制文件的步骤，包括：
[0021]第一系统通过外部存储访问接口访问存储器；
[0022]获取存储于存储器的可执行二进制文件。
[0023]本申请第三方面提供了一种数据访问方法，应用于上述的众核计算芯片，该方法包括：
[0024]外接设备将可执行二进制文件存储至第二系统的存储单元；
[0025]第二系统对可执行二进制文件进行运算，得到运算结果；
[0026]外接设备通过外部控制接口读取运算结果。
[0027]可选地，外接设备将可执行二进制文件存储至第二系统的存储单元的步骤，包括：
[0028]外接设备调取存储器所存储的可执行二进制文件；
[0029]通过外部控制接口将可执行二进制文件存储至第二系统的存储单元。
[0030]区别于现有技术，本申请通过将多个单核系统集成于一众核计算芯片，并将其中一个单核系统设为第一系统，将其他的单核系统设为第二系统，由第一系统配合片上网络控制第二系统执行程序指令，第一系统以相同的数据访问方式对第二系统进行读写操作，提高众核计算芯片的数据存储和传输效率，增强众核计算芯片的性能。
[0031]应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，而非限制本申请。
附图说明
[0032]为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图，其中：
[0033]图1是本申请众核计算芯片一实施例的第一结构示意图；
[0034]图2是本申请众核计算芯片一实施例的第二结构示意图；
[0035]图3是本申请众核计算芯片一实施例的第三结构示意图；
[0036]图4是本申请数据访问方法一实施例的具体流程示意图；
[0037]图5是图4提供的数据访问方法中步骤S11的具体流程示意图；
[0038]图6是本申请数据访问方法另一实施例的具体流程示意图；
[0039]图7是图6提供的数据访问方法中步骤S21的具体流程示意图。
具体实施方式
[0040]下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。可以理解的是，此处所描述的具体实施例仅用于解释本申请，而非对本申请的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本申请相关的部分而非全部结构。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
[0041]本申请中的术语“第一”、“第二”等是用于区别不同对象，而不是用于描述特定顺序。此外，术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备
固有的其他步骤或单元。
[0042]另外，本说明书中所使用的术语“第一”或“第二”等用于指代编号或序数的术语仅用于描述目的，而不能理解为明示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”或“第二”的特征可以明示或者隐含地包括至少一个该特征。在本说明书的描述中，“多个”的含义是至少两个，例如两个，三个或更多个等，除非另有明确具体的限定。
[0043]请参阅图1
‑
图3，图1是本申请众核计算芯片一实施例的第一结构示意图，图2是本申请众核计算芯片一实施例的第二结构示意图，图3是本申请众核计算芯片一实施例的第三结构示意图。
[0044]如图1所示，众核计算芯片1包括多个单核系统10以及片上网络20。其中，单核系统10的数量为大于2的整数，如3、4、5等等。
[0045]片上网络20用于连接多个单核系统10，以实现多个单核系统10之间的数据通信。
[0046]如图2所示，每个单核系统10包括控制单元11与存储单元12，存储单元12具有指令段与数据段，存储单元12的指令段用于存储程序指令，控制单元11基于程序指令对数据段进行读写操作。具体地，程序指令可为读取数据指令或写入数据指令。优选地，存储单元12可使用DRAM(动态随机存取存储器，Dynamic Random Access Memory)。
[0047]其中，控制单元11与存储单本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种众核计算芯片，其特征在于，包括：多个单核系统，所述多个单核系统中的一个单核系统设为第一系统，所述多个单核系统中的其他单核系统设为第二系统，所述第一系统控制所述第二系统执行程序指令；片上网络，连接所述多个单核系统，以实现所述多个单核系统之间的数据通信。2.根据权利要求1所述的众核计算芯片，其特征在于，每个所述单核系统包括控制单元与存储单元，所述存储单元具有指令段与数据段，所述存储单元的指令段用于存储所述程序指令，所述控制单元基于所述程序指令对所述数据段进行读写操作。3.根据权利要求2所述的众核计算芯片，其特征在于，所述第一系统的控制单元用于对所述第二系统的指令段进行写操作。4.根据权利要求2所述的众核计算芯片，其特征在于，所述多个单核系统的控制单元设置于逻辑晶圆，所述多个单核系统的存储单元设置于存储晶圆，所述逻辑晶圆与所述存储晶圆三维异质集成，以形成所述众核计算芯片。5.根据权利要求4所述的众核计算芯片，其特征在于，所述片上网络包括多个相互连接的路由节点，每个所述路由节点连接所述多个单核系统中的至少两个单核系统。6.根据权利要求5所述的众核计算芯片，其特征在于，所述众核计算芯片还包括：外部控制接口，外接设备通过所述外部控制接口访问所述多个单核系统中任一单核系统的存储单元，且所述外接设备对所述存储单元的指令段进行读写操作；外部存储访问接口，所述多个单核...

【专利技术属性】
技术研发人员：左丰国，刘琦，王玉冰，
申请(专利权)人：西安紫光国芯半导体有限公司，
类型：发明
国别省市：