一种半导体器件的制备方法及半导体器件技术

本申请公开了一种半导体器件的制备方法及半导体器件，用以减小半导体器件的漏电流。本申请实施例提供的一种半导体器件的制备方法，包括：提供衬底，并在衬底一侧形成第一介电质层；衬底包括阵列区以及位于阵列区之外的周边区；在第一介电质层背离衬底一侧形成初始掩膜图案；对初始掩膜图案至少采用两次图形化工艺，在阵列区形成第一掩膜图案，以及在周边区形成第二掩膜图案，第一掩膜图案具有第一高度，第二掩膜图案具有第二高度，第二高度大于第一高度；其中，每一次图形化工艺均对阵列区和周边区进行曝光。和周边区进行曝光。和周边区进行曝光。

【技术实现步骤摘要】
一种半导体器件的制备方法及半导体器件


[0001]本申请涉及半导体器件
，尤其涉及一种半导体器件的制备方法及半导体器件。

技术介绍

[0002]动态随机存储器(Dynamic Random Access Memory，DRAM)是一种广泛应用多计算机系统的半导体存储器。随着半导体集成电路器件特征尺寸的不断缩小，DRAM的关键尺寸也越来越小，制程工艺越来越复杂，对半导体集成电路器件电性的要求也越来越高。
[0003]现有技术中，在半导体器件制作过程中，阵列区外围的图案通常在一次曝光的图形化工艺中获得，然而由于光学邻近效应，一次曝光形成的阵列区外围图案容易出现圆角问题，导致阵列区外围图案形貌不佳，导致半导体器件的漏电流增大。

技术实现思路

[0004]本申请实施例提供了一种半导体器件的制备方法及半导体器件，用以减小半导体器件的漏电流。
[0005]本申请实施例提供的一种半导体器件的制备方法，包括：
[0006]提供衬底，并在衬底一侧形成第一介电质层；衬底包括阵列区以及位于阵列区之外的周边区；
[0007]在第一介电质层上形成初始掩膜图案；
[0008]对初始掩膜图案至少采用两次图形化工艺，在阵列区形成第一掩膜图案，以及在周边区形成第二掩膜图案，第一掩膜图案具有第一高度，第二掩膜图案具有第二高度，第二高度大于第一高度；其中，每一次图形化工艺均对阵列区和周边区进行曝光。
[0009]在一些实施例中，在第一介电质层背离衬底一侧形成初始掩膜图案，具体包括：r/>[0010]在第一介电质层上形成第一掩膜层；
[0011]采用图形化工艺去除阵列区的第一掩膜层；
[0012]形成覆盖阵列区和周边区的第二掩膜层；
[0013]采用图形化工艺，在阵列区的第二掩膜层形成阵列区初始图案并保留周边区的第一掩膜层和第二掩膜层，获得初始掩膜图案。
[0014]在一些实施例中，第二掩膜层的厚度H1与周边区的第一掩膜层和第二掩膜层的总厚度H2满足：H1/H2大于等于1/4且小于等于3/4。
[0015]在一些实施例中，第二掩膜层的厚度等于第一高度；
[0016]第一掩膜层与第二掩膜层的总厚度等于第二高度。
[0017]在一些实施例中，第一掩膜层的材料和第二掩膜层的材料相同。
[0018]在一些实施例中，第一掩膜层的材料和第二掩膜层的材料包括聚乙烯。
[0019]在一些实施例中，对初始掩膜图案至少采用两次图形化工艺，在阵列区形成第一掩膜图案，以及在周边区形成第二掩膜图案，具体包括：
[0020]采用第一图形化工艺对初始掩膜图案进行图形化处理，在阵列区的形成第一子掩膜图案，同时在周边区形成第二子掩膜图案，第一子掩膜图案具有第一高度，第二子掩膜图案具有第二高度；
[0021]采用第二图形化工艺对第一子掩膜图案和第二子掩膜图案进行图形化处理，在阵列区形成具有第一高度的第一掩膜图案，同时在周边区形成第二掩膜图案，其中，第二掩膜图案包括具有第一平面和第二平面的台阶型结构，第一平面具有第二高度，第二平面具有第三高度，第三高度小于第二高度。
[0022]在一些实施例中，第三高度H4与第一高度H5之和等于第二高度H3。
[0023]在一些实施例中，第一高度H5与第二高度H3满足：H5/H3大于等于1/4且小于等于3/4。
[0024]在一些实施例中，阵列区的初始掩膜图案包括多个沿第一方向上间隔排布的第一图案，第一图案在第二方向上为连续图案；第一方向和第二方向交叉；
[0025]周边区的初始掩膜图案包括在第一方向上和第二方向上连续的第二图案。
[0026]在一些实施例中，采用第一图形化工艺对初始掩膜图案进行图形化处理，在阵列区的形成第一子掩膜图案，同时在周边区形成第二子掩膜图案包括：
[0027]在第二方向上对阵列区的初始掩膜图案进行图形化处理，以形成在第二方向上按第一间隔排布的第一子掩膜图案；
[0028]在第一方向上或第二方向上对周边区的初始掩膜图案进行图形化处理，在垂直于衬底的方向上去掉部分初始掩膜图案，以在周边区形成具有高度差的第二子掩膜图案，且第二子掩膜图案不暴露周边区的第一介电质层；其中，具有高度差的第二子掩膜图案具有第一平面和第二平面。
[0029]在一些实施例中，采用第二图形化工艺对初始掩膜图案进行图形化处理，在阵列区的形成第一子掩膜图案，同时在周边区形成第二子掩膜图案，具体包括：
[0030]在第二方向上对阵列区的第一子掩膜图案进行图形化处理，以形成在第二方向上按第一间隔排布的第一掩膜图案；
[0031]在第一方向上或第二方向上对周边区的初始掩膜图案进行图形化处理，在垂直于衬底的方向上去掉部分第二子掩膜图案，以在周边区形成第二掩膜图案，且第二掩膜图案暴露周边区的部分第一介电质层。
[0032]在一些实施例中，第一图形化工艺具体包括：
[0033]在初始掩膜图案上依次形成第三掩膜层、第四掩膜层以及光刻胶；
[0034]对光刻胶采用曝光显影工艺，形成第一光刻胶图案；
[0035]在第一光刻胶图案上形成第一覆盖层，第一覆盖层覆盖第一光刻胶图案、第一光刻胶图案的侧壁、以及未被第一光刻胶图案覆盖的第四掩膜层，形成第一开口；
[0036]采用干法刻蚀工艺，去除第一开口区域的第一覆盖层、第四掩膜层、第三掩膜层以及初始掩膜图案，在阵列区的形成第一子掩膜图案，同时在周边区形成第二子掩膜图案；
[0037]去除余下的第一覆盖层、第一光刻胶图案、第四掩膜层以及第三掩膜层；
[0038]第二图形化工艺具体包括：
[0039]在第一子掩膜图案和第二子掩膜图案上依次形成第五掩膜层、第六掩膜层以及光刻胶；
[0040]对光刻胶采用曝光显影工艺，形成第二光刻胶图案；
[0041]在第二光刻胶图案上形成第二覆盖层，第二覆盖层覆盖二光刻胶图案、二光刻胶图案的侧壁以及未被光刻胶图案覆盖的第六掩膜层，形成第二开口；
[0042]采用干法刻蚀工艺，去除第二开口区域的第二覆盖层、第六掩膜层、第五掩膜层以及第一子掩膜图案或第二子掩膜图案，在阵列区的形成第一掩膜图案，同时在周边区形成第二掩膜图案；
[0043]去除余下的第二覆盖层、第二光刻胶的图案、第六掩膜层以及第五掩膜层。
[0044]在一些实施例中，第三掩膜层以及第五掩膜层的材料包括底部抗反射涂层；
[0045]第四掩膜层以及第六掩膜层的材料包括氮氧化硅；
[0046]第一覆盖层以及第二覆盖层的材料包括二氧化硅。
[0047]本申请实施例提供的一种半导体器件，半导体器件采用本申请实施例提供的半导体器件的制备方法制得。
[0048]本申请实施例提供的半导体器件及其制备方法，通过至少两次包括曝光的图形化工艺获得完整掩膜图案，即将周边区的掩膜图案进行拆分，将复杂掩膜图案拆分成若干简单图案进行分次曝光，从而可以降低本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件的制备方法，其特征在于，所述方法包括：提供衬底，并在所述衬底一侧形成第一介电质层；所述衬底包括阵列区以及位于所述阵列区之外的周边区；在所述第一介电质层上形成初始掩膜图案；对所述初始掩膜图案至少采用两次图形化工艺，在所述阵列区形成第一掩膜图案，以及在所述周边区形成第二掩膜图案，所述第一掩膜图案具有第一高度，所述第二掩膜图案具有第二高度，所述第二高度大于所述第一高度；其中，每一次图形化工艺均对所述阵列区和所述周边区进行曝光。2.根据权利要求1所述的方法，其特征在于，在所述第一介电质层上形成初始掩膜图案，具体包括：在所述第一介电质层上形成第一掩膜层；采用图形化工艺去除所述阵列区的所述第一掩膜层；形成覆盖所述阵列区和所述周边区的第二掩膜层；采用图形化工艺，在所述阵列区的所述第二掩膜层形成阵列区初始图案并保留所述周边区的所述第一掩膜层和所述第二掩膜层，获得初始掩膜图案。3.根据权利要求2所述的方法，其特征在于，所述第二掩膜层的厚度H1与所述周边区的所述第一掩膜层和所述第二掩膜层的总厚度H2满足：H1/H2大于等于1/4且小于等于3/4。4.根据权利要求3所述的方法，其特征在于，所述第二掩膜层的厚度等于所述第一高度；所述第一掩膜层与所述第二掩膜层的总厚度等于所述第二高度。5.根据权利要求2～4任一项所述的方法，其特征在于，所述第一掩膜层的材料和所述第二掩膜层的材料相同。6.根据权利要求5所述的方法，其特征在于，所述第一掩膜层的材料和所述第二掩膜层的材料包括聚乙烯。7.根据权利要求1所述的方法，其特征在于，对所述初始掩膜图案至少采用两次图形化工艺，在所述阵列区形成第一掩膜图案，以及在所述周边区形成第二掩膜图案，具体包括：采用第一图形化工艺对所述初始掩膜图案进行图形化处理，在所述阵列区的形成第一子掩膜图案，同时在所述周边区形成第二子掩膜图案，所述第一子掩膜图案具有所述第一高度，所述第二子掩膜图案具有所述第二高度；采用第二图形化工艺对所述第一子掩膜图案和所述第二子掩膜图案进行图形化处理，在所述阵列区形成具有所述第一高度的所述第一掩膜图案，同时在所述周边区形成所述第二掩膜图案，其中，所述第二掩膜图案包括具有第一平面和第二平面的台阶型结构，所述第一平面具有所述第二高度，所述第二平面具有第三高度，所述第三高度小于所述第二高度。8.根据权利要求7所述的方法，其特征在于，所述第三高度H4与所述第一高度H5之和等于所述第二高度H3。9.根据权利要求8所述的方法，其特征在于，所述第一高度H5与所述第二高度H3满足：H5/H3大于等于1/4且小于等于3/4。10.根据权利要求7～9任一项所述的方法，其特征在于，所述阵列区的所述初始掩膜图案包括多个沿第一方向上间隔排布的第一图案，所述第一图案在第二方向上为连续图案；
所述第一方向和所述第二方向交叉；所述周边区的所述初始掩膜图案包括在所述第一方向上和所述第二方向上连续的第二图案。11.根据权利要求10所述的方法，其特征在于，采用第一图形化工艺对所述初始掩膜图案进行...

【专利技术属性】
技术研发人员：常苏生，穆天蕾，杨彬，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：