一种功率元件拓扑电路制造技术

本发明专利技术涉及电气技术领域，尤其涉及一种功率元件拓扑电路，包括：多级解耦电容回路、半导体开关模块和至少两个引脚；多级解耦电容回路与半导体开关模块连接；半导体开关模块包括至少两个开关；至少两个引脚短接在至少两个开关之间，用于：在所述半导体开关模块导通的情况下，提供通流的功能。可以解决功率开关损耗较快的问题。由于至少两个引脚的通流作用，使得半导体开关模块中关断的回路中的电感降低，进而可以压低回路中的尖峰电压，提高功率元件所在的工作系统在工作时的安全性，并抑制高频段电磁干扰，半导体开关模块中导通的回路中的电感相对于关断的回路的电感更大，可以降低半导体开关模块中的开关的损耗。体开关模块中的开关的损耗。体开关模块中的开关的损耗。

【技术实现步骤摘要】
一种功率元件拓扑电路


[0001]本专利技术涉及电气
，尤其涉及一种功率元件拓扑电路。

技术介绍

[0002]功率元件(power components)是装置中反映或检测某一设备、线路的电功率的器件。一般用于电力电气系统中，组成不同的电路拓扑，是实现电能变换的核心部件。为了实现电力电子系统更高的功率等级，也会通过并联更多的开关器件实现更大的输出电流和功率等级。以电路拓扑的基本单元，半桥拓扑为例，其中每个功率元件包含两个功率开关。由于功率开关的开关速度越来越快以及寄生参数(主要是寄生电感)的存在，每一次开关过程都会在器件上引起严重的尖峰电压。
[0003]基于此，在传统的功率元件中，为了保护功率开关，通常会将功率开关所在的回路设计的尽可能短小，以降低电路中的寄生参数，进而压低尖峰电压。
[0004]然而，将功率开关的回路设计的尽可能短小，使得功率开关之间的距离较短，在功率开关快速开关的同时温度较高，导致功率开关损耗较快的问题。

技术实现思路

[0005]本申请提供了一种功率元件拓扑电路，可以解决功率开关损耗较快的问题。本申请提供如下技术方案：
[0006]第一方面，本申请提供了一种半导体模块，包括：多级解耦电容回路、半导体开关模块和至少两个引脚；
[0007]所述多级解耦电容回路与所述半导体开关模块连接；所述半导体开关模块包括至少两个开关；
[0008]所述至少两个引脚短接在所述至少两个开关之间，用于：在所述半导体开关模块导通的情况下，提供通流的功能。r/>[0009]可选地，所述至少两个开关包括第一开关Q1、第二开关Q2和设置在所述第一开关Q1和所述第二开关Q2之间的单向导通器件D1；
[0010]所述至少两个引脚包括引脚AC1和引脚AC2；
[0011]所述至少两个引脚短接在所述至少两个开关之间，包括：
[0012]所述引脚AC1与所述半导体开关模块短接，且设置在所述第一开关管 Q1和所述单向导通器件D1之间；
[0013]所述引脚AC2与所述半导体开关模块短接，且设置在所述第二开关管 Q2和所述单向导通器件D1之间。
[0014]可选地，所述引脚AC1，用于:在所述第一开关管Q1导通的情况下，提供通流的功能；
[0015]相应地，所述引脚AC2，用于：在所述第二开关管Q2导通的情况下，提供通流的功能。
[0016]可选地，所述引脚AC1的类型和所述引脚AC2的类型相同。
[0017]可选地，所述多级解耦电容回路，包括：第一支路、第二支路和第三支路；所述第二支路与所述半导体开关模块连接，构成第一回路；所述第二支路与所述半导体开关模块连接，构成第二回路。
[0018]可选地，所述第一支路包括电容Cbus，所述电容Cbus包括电解电容或者薄膜电容；
[0019]所述第二支路包括电容Ce2，所述电容Ce2包括薄膜电容或陶瓷电容；
[0020]所述第三支路包括电容Ce1，所述电容Ce1包括陶瓷电容。
[0021]可选地，所述至少两个开关还包括第三开关Q3、第四开关Q4和设置在所述第一开关Q1和所述第二开关Q2之间的单向导通器件D2和单向导通器件D3；
[0022]可选地，所述至少两个引脚还包括引脚AC3、引脚AC4和引脚AC5；
[0023]所述引脚AC3设置在所述第一开关Q1和单向导通器件D2之间；
[0024]所述引脚AC4设置在单向导通器件D2和单向导通器件D3之间；
[0025]所述引脚AC5设置在单向导通器件D3和第二开关Q2之间。
[0026]可选地，所述第三支路封装在所述半导体开关模块的内部。
[0027]可选地，所述至少两个开关包括以下几种中的一种：碳化硅金氧半场效晶体管、绝缘栅双极型晶体管、硅金氧半场效晶体管或者氮化镓晶体管。
[0028]本申请的有益效果在于：通过多级解耦电容回路、半导体开关模块和至少两个引脚；多级解耦电容回路与半导体开关模块连接；半导体开关模块包括至少两个开关；至少两个引脚短接在至少两个开关之间，用于：在半导体开关模块导通的情况下，提供通流的功能。可以解决功率开关损耗较快的问题。通过至少两个引脚与与半导体开关模块短接，由于至少两个引脚的通流作用，使得半导体开关模块中关断的回路中的电感降低，进而可以压低回路中的尖峰电压，提高功率元件所在的工作系统在工作时的安全性，并抑制高频段电磁干扰，半导体开关模块中导通的回路中的电感相对于关断的回路的电感更大，可以降低半导体开关模块中的开关的损耗；同时，还可以充分发挥开关的高速特性，提高系统变换效率。
附图说明
[0029]为了更清楚地说明本专利技术具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见，下面描述中的附图是本专利技术的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0030]图1是本申请的一个实施例提供的功率元件拓扑电路的电路图；
[0031]图2是本申请的一个实施例提供的另一个功率元件拓扑电路的电路图；
[0032]图3是本申请的一个实施例提供的另一个功率元件拓扑电路的电路图；
[0033]图4是本申请的一个实施例提供的功率元件拓扑电路的数据折线图。
具体实施方式
[0034]下面将结合附图对本申请的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。下文中将参考附图并结合实施例来详细
说明本申请。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。
[0035]需要说明的是，本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。
[0036]在申请中，在未作相反说明的情况下，使用的方位词如“上、下、顶、底”通常是针对附图所示的方向而言的，或者是针对部件本身在竖直、垂直或重力方向上而言的；同样地，为便于理解和描述，“内、外”是指相对于各部件本身的轮廓的内、外，但上述方位词并不用于限制本申请。
[0037]首先，对本申请涉及的若干名词进行介绍。
[0038]电磁干扰(Electromagnetic Interference，EMI)：是指电子产品工作会对周边的其他电子产品造成干扰，与此关联的还有EMC规范。是电子电器产品经常遇上的问题。干扰种类有传导干扰和辐射干扰。
[0039]电感：电感是闭合回路的一种属性，是一个物理量。当电流通过线圈后，在线圈中形成磁场感应，感应磁场又会产生感应电流来抵制通过线圈中的电流。它是描述由于线圈电流变化，在本线圈中或在另一线圈中引起感应电动势效应的电路参数。电感是自感和互感的总称。
[0040]引脚(lead finger)：又叫管脚。就是从集成电路(芯片)内部电路引出本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种功率元件拓扑电路，其特征在于，包括：多级解耦电容回路、半导体开关模块和至少两个引脚；所述多级解耦电容回路与所述半导体开关模块连接；所述半导体开关模块包括至少两个开关；所述至少两个引脚短接在所述至少两个开关之间，用于：在所述半导体开关模块导通的情况下，提供通流的功能。2.根据权利要求1所述的功率元件拓扑电路，其特征在于，所述至少两个开关包括第一开关Q1、第二开关Q2和设置在所述第一开关Q1和所述第二开关Q2之间的单向导通器件D1；所述至少两个引脚包括引脚AC1和引脚AC2；所述至少两个引脚短接在所述至少两个开关之间，包括：所述引脚AC1与所述半导体开关模块短接，且设置在所述第一开关管Q1和所述单向导通器件D1之间；所述引脚AC2与所述半导体开关模块短接，且设置在所述第二开关管Q2和所述单向导通器件D1之间。3.根据权利要求2所述的功率元件拓扑电路，其特征在于，所述引脚AC1，用于:在所述第一开关管Q1导通的情况下，提供通流的功能；相应地，所述引脚AC2，用于：在所述第二开关管Q2导通的情况下，提供通流的功能。4.根据权利要求2所述的功率元件拓扑电路，其特征在于，所述引脚AC1的类型和所述引脚AC2的类型相同。5.根据权利要求1所述的功率元件拓扑电路，其特征在于，所述多级解耦电容回路，包括：第一支路、第二...

【专利技术属性】
技术研发人员：蔡超峰，王涛，
申请(专利权)人：苏州悉智科技有限公司，
类型：发明
国别省市：