一种功率半导体模块的芯片配置方法技术

本发明专利技术公开了一种功率半导体模块的芯片配置方法，判断母线对负载的工况为升压工况或者降压工况，并计算所述IGBT模块上桥中包括的IGBT芯片及IGBT模块下桥中包括的IGBT芯片的情况；当母线对负载的工况为降压工况时，且IGBT模块中的IGBT芯片的损耗小于IGBT模块中的二极管芯片的损耗，则将IGBT模块下桥的IGBT芯片替换为MOS芯片形成新封装IGBT模块，该功率半导体模块的芯片配置方法在充分计算IGBT模块内部损耗情况下，根据损耗情况对IGBT模块上桥或者下桥的芯片种类及数量进行配置，充分发挥IGBT模块内部芯片的性能，减少IGBT芯片做无用功，降低成本、提高效率。提高效率。提高效率。

【技术实现步骤摘要】
一种功率半导体模块的芯片配置方法


[0001]本专利技术涉及半导体芯片设计
，尤其涉及一种功率半导体模块的芯片配置方法。

技术介绍

[0002]随着功率半导体制造技术不断发展，IGBT等功率器件集成度、功率密度越来越高，随之诞生了不同类型的IGBT模块封装，包括EconoPack、PrimePack、IHM等。在标准模块封装中，一般由IGBT芯片与二极管芯片组成标准半桥结构，上半桥由IGBT芯片与二极管芯片构成，下半桥也由IGBT芯片与二极管芯片构成。图1为标准封装IGBT模块内部结构布局，其中010为4个与外部电路连接的功率端子，011为IGBT模块封装壳体，012为上桥IGBT芯片，013为上桥二极管芯片；下桥布局和连接与上桥基本一致，
[0003]图2为现有技术的标准封装IGBT模块的拓扑图，当该拓扑工作于buck或boost模态下，标准封装的IGBT模块中的芯片不再完全匹配，总会出现下桥IGBT芯片完全无法工作且实际模块的出流能力完全由下桥的二极管芯片限制，或者上桥IGBT芯片完全无法工作且实际模块的出流能力完全由上桥的二极管芯片限制的情况，因此，该标准封装的IGBT模块实际存在一定程度的浪费，无法充分发挥该模块的性能，

技术实现思路

[0004]本专利技术要解决的技术问题是提出一种功率半导体模块的芯片配置方法，该功率半导体模块的芯片配置方法在充分计算IGBT模块内部损耗情况下，根据损耗情况对IGBT模块上桥或者下桥的芯片种类及数量进行配置，充分发挥IGBT模块内部芯片的性能，减少IGBT芯片做无用功，降低成本、提高效率。
[0005]为解决上述技术问题，本专利技术提供一种功率半导体模块的芯片配置方法，提供一个标准封装IGBT模块，所述标准封装IGBT模块包括IGBT模块上桥及与所述IGBT模块上桥串联在一起的IGBT模块下桥，所述IGBT模块上桥及IGBT模块下桥之间设置有母线连接点；所述方法包括以下步骤：判断母线对负载的工况为升压工况或者降压工况，并计算所述IGBT模块上桥中包括的IGBT芯片及IGBT模块下桥中包括的IGBT芯片的情况；当母线对负载的工况为降压工况时，且IGBT模块中的IGBT芯片的损耗小于IGBT模块中的二极管芯片的损耗，则将IGBT模块下桥的IGBT芯片替换为MOS芯片形成新封装IGBT模块，所述MOS芯片与所述IGBT模块下桥的二极管芯片并联；当母线对负载的工况为升压工况时，且IGBT模块中的IGBT芯片的损耗小于IGBT模块中的二极管芯片的损耗，则将所述IGBT模块上桥的IGBT芯片替换为MOS芯片形成新封装IGBT模块，所述MOS芯片与IGBT模块上桥的二极管芯片并联。
[0006]优选地，所述IGBT模块的损耗包括IGBT芯片导通损耗及IGBT芯片开关损耗；所述二极管芯片的损耗包括二极管芯片导通损耗及二极管芯片反向恢复损耗。
[0007]优选地，在标准封装IGBT模块中，当母线对负载的工况为降压工况时，一个工作周期内占空比对IGBT模块上桥的IGBT芯片起作用，对IGBT模块下桥的IGBT芯片不起作用：
IGBT模块下桥的IGBT芯片不工作，仅由IGBT模块下桥的二极管芯片进行续流。
[0008]优选地，在标准封装IGBT模块中，当母线对负载的工况为升压工况时，一个工作周期内占空比对IGBT模块下桥的IGBT芯片起作用，对IGBT模块上桥的IGBT芯片不起作用：IGBT模块上桥的IGBT芯片不工作，仅由IGBT模块上桥的二极管芯片进行续流。
[0009]优选地，当母线对负载的工况为降压工况时,所述新封装IGBT模块包括模块封装壳体、容置于所述模块封装壳体内部的IGBT模块上桥及IGBT模块下桥；所述IGBT模块上桥包括至少两个相互并联的上桥IGBT芯片、至少两个相互并联的上桥二极管芯片及第一DCB衬底，所有上桥IGBT芯片及上桥二极管芯片设置于所述第一DCB衬底上，各个所述上桥IGBT芯片与对应的上桥二极管芯片反并联；所述IGBT模块下桥包括至少两个相互并联的下桥MOS芯片、至少两个相互并联的下桥二极管芯片及第二DCB衬底，所有下桥MOS芯片及下桥二极管芯片设置于所述第二DCB衬底上，各个所述下桥MOS芯片与对应的下桥二极管芯片反并联。
[0010]优选地，当母线对负载的工况为升压工况时,所述新封装IGBT模块包括模块封装壳体、容置于所述模块封装壳体内部的IGBT模块上桥及IGBT模块下桥；所述IGBT模块上桥包括至少两个相互并联的上桥MOS芯片、至少两个相互并联的上桥二极管芯片及第一DCB衬底，所有上桥MOS芯片及上桥二极管芯片设置于所述第一DCB衬底上，各个所述上桥MOS芯片与对应的上桥二极管芯片反并联；所述IGBT模块下桥包括至少两个相互并联的下桥IGBT芯片、至少两个相互并联的下桥二极管芯片及第二DCB衬底，所有下桥IGBT芯片及下桥二极管芯片设置于所述第二DCB衬底上，各个所述下桥IGBT芯片与对应的下桥二极管芯片反并联。
[0011]优选地，所述IGBT芯片一个周期内的导通损耗为：
[0012][0013]其中，Ts为IGBT模块的工作周期，Ton为IGBT模块中的IGBT芯片在一个工作周期内的导通时间，U
IGBT
为IGBT模块中的IGBT芯片两端的电压，I
IGBT
为IGBT模块中的IGBT芯片通过的电流。
[0014]优选地，所述二极管芯片一个周期内的导通损耗为：
[0015][0016]其中，U
fwd
为IGBT模块中的二极管芯片两端的电压，I
fwd
为IGBT模块中的二极管芯片通过的电流，Ton为IGBT模块中的IGBT芯片在一个工作周期内的导通时间，Ts为IGBT模块的工作周期，f
s
为IGBT模块的开关频率。
[0017]优选地，所述IGBT芯片一个周期内的开关损耗为：
[0018]P
sw_igbt
＝(P
on_igbt
+P
off_igbt
)*f
s
[0019]其中，P
on_igbt
为IGBT芯片每次开通损耗，P
off_igbt
为IGBT芯片每次关断损耗,f
s
为IGBT模块的开关频率。
[0020]优选地，所述二极管芯片一个周期内的反向恢复损耗为：P
sw_fwd
＝P
rr
*f
s
[0021]其中,f
s
为IGBT模块的开关频率，P
rr
为二极管每次反向恢复的损耗。
[0022]采用上述方法之后，判断母线对负载的工况为升压工况或者降压工况，并计算所
述IGBT模块上桥中包括的IGBT芯片及IGBT模块下桥中包括的IGBT芯片的情况；当母线对负载的工况为降压工况时，且IGBT模块中的IGBT芯片的损耗小于IGBT模块中的二极管芯片本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种功率半导体模块的芯片配置方法，其特征在于，提供一个标准封装IGBT模块，所述标准封装IGBT模块包括IGBT模块上桥及与所述IGBT模块上桥串联在一起的IGBT模块下桥，所述IGBT模块上桥及IGBT模块下桥之间设置有母线连接点；所述方法包括以下步骤：判断母线对负载的工况为升压工况或者降压工况，并计算所述IGBT模块上桥中包括的IGBT芯片及IGBT模块下桥中包括的IGBT芯片的情况；当母线对负载的工况为降压工况时，且IGBT模块中的IGBT芯片的损耗小于IGBT模块中的二极管芯片的损耗，则将IGBT模块下桥的IGBT芯片替换为MOS芯片形成新封装IGBT模块，所述MOS芯片与所述IGBT模块下桥的二极管芯片并联；当母线对负载的工况为升压工况时，且IGBT模块中的IGBT芯片的损耗小于IGBT模块中的二极管芯片的损耗，则将所述IGBT模块上桥的IGBT芯片替换为MOS芯片形成新封装IGBT模块，所述MOS芯片与IGBT模块上桥的二极管芯片并联。2.根据权利要求1所述的功率半导体模块的芯片配置方法，其特征在于，所述IGBT模块的损耗包括IGBT芯片导通损耗及IGBT芯片开关损耗；所述二极管芯片的损耗包括二极管芯片导通损耗及二极管芯片反向恢复损耗。3.根据权利要求1所述的功率半导体模块的芯片配置方法，其特征在于，在标准封装IGBT模块中，当母线对负载的工况为降压工况时，一个工作周期内占空比对IGBT模块上桥的IGBT芯片起作用，对IGBT模块下桥的IGBT芯片不起作用：IGBT模块下桥的IGBT芯片不工作，仅由IGBT模块下桥的二极管芯片进行续流。4.根据权利要求1所述的功率半导体模块的芯片配置方法，其特征在于，在标准封装IGBT模块中，当母线对负载的工况为升压工况时，一个工作周期内占空比对IGBT模块下桥的IGBT芯片起作用，对IGBT模块上桥的IGBT芯片不起作用：IGBT模块上桥的IGBT芯片不工作，仅由IGBT模块上桥的二极管芯片进行续流。5.根据权利要求1所述的功率半导体模块的芯片配置方法，其特征在于，当母线对负载的工况为降压工况时,所述新封装IGBT模块包括模块封装壳体、容置于所述模块封装壳体内部的IGBT模块上桥及IGBT模块下桥；所述IGBT模块上桥包括至少两个相互并联的上桥IGBT芯片、至少两个相互并联的上桥二极管芯片及第一DCB衬底，所有上桥IGBT芯片及上桥二极管芯片设置于所述第一DCB衬底上，各个所述上桥IGBT芯片与对应的上桥二极管芯片反并联；所述IGBT模块下桥包括至少两个相互并联的下桥MOS芯片、至少两个相互并联的下桥二极管芯片及第二DCB...

【专利技术属性】
技术研发人员：谢峰，周党生，吕一航，张孟杰，
申请(专利权)人：深圳市禾望电气股份有限公司，
类型：发明
国别省市：