具有开放端子的屏蔽式半导体封装和经由两步过程制作的方法技术

本申请涉及具有开放端子的屏蔽式半导体封装和经由两步过程制作的方法。半导体器件具有基板，该基板包括端子和形成在端子上方的绝缘层。电部件设置在基板上方。密封剂沉积在电部件和基板上方。端子上方的绝缘层的部分从密封剂暴露。在密封剂和端子上方形成屏蔽层。去除屏蔽层的部分以暴露绝缘层的部分。去除绝缘层的部分以暴露端子。屏蔽层的部分和绝缘层的部分可以通过激光烧蚀去除。部分可以通过激光烧蚀去除。部分可以通过激光烧蚀去除。

【技术实现步骤摘要】
具有开放端子的屏蔽式半导体封装和经由两步过程制作的方法
[0001]本申请是国家申请号为201911380906.X的专利技术专利申请的分案申请，该专利技术专利申请的申请日为2019年12月27日，专利技术名称为“具有开放端子的屏蔽式半导体封装和经由两步过程制作的方法”。


[0002]本专利技术总体上涉及半导体器件，以及更特别地，涉及具有电磁干扰（EMI）屏蔽和一个或多个开放端子或插座的半导体封装。

技术介绍

[0003]半导体器件通常存在于现代电子产品中。半导体器件执行各种各样的功能，诸如信号处理、高速计算、发送和接收电磁信号、控制电子器件、将阳光转化为电力以及为电视显示器创建可视图像。半导体器件存在于通信、功率转换、网络、计算机、娱乐和消费者产品的领域中。半导体器件还存在于军事应用、航空、汽车、工业控制器和办公装备中。
[0004]半导体器件通常容易受到电磁干扰（EMI）、射频干扰（RFI）、谐波失真或其它器件间干扰影响，所述器件间干扰诸如电容性、电感性或导电耦合，也称为串扰，其可以干扰它们的操作。数字电路的高速切换也生成干扰。
[0005]通常在半导体封装上方形成导电层，以屏蔽封装内的电子部分免受EMI和其它干扰。在信号可以击中半导体小片和封装内的分立部件之前，屏蔽层吸收EMI，其否则可能导致器件的不正常工作。屏蔽层也形成在具有预期生成EMI的部件的封装上方，以保护附近的器件免于不正常工作。
[0006]现有的半导体封装屏蔽方法的一个问题是在封装上方形成屏蔽层完全覆盖了封装的顶。许多半导体封装需要具有暴露的插座或端子的开放区域，其允许到相邻的半导体器件的连接。不幸的是，传统的屏蔽完全覆盖了封装，并且会使任何暴露的端子或插座一起短路。因此，存在对于既具有EMI屏蔽以及也具有暴露的端子或插座的半导体器件、以及制作这种器件的方法的需要。
附图说明
[0007]图1a
‑
1k图示了形成具有暴露的端子和电磁干扰（EMI）屏蔽的半导体封装；图2a
‑
2g图示了暴露的端子的替代配置；以及图3a
‑
3e图示了将封装集成到电子器件中以及用于通过暴露的端子连接到封装的各种实施例。
具体实施方式
[0008]在以下描述中参考附图在一个或多个实施例中描述了本专利技术，在其中相同的数字表示相同或相似的元件。尽管根据用于实现本专利技术的目的的最佳模式描述了本专利技术，但是
本领域技术人员将领会的是，其旨在覆盖如可以包括在如由以下公开和附图所支持的如由所附权利要求及其等同物所限定的本专利技术的精神和范围内的替代、变更和等同物。如本文中所使用的术语“半导体小片”是指单词的单数形式和复数形式两者，并且因此，可以指单个半导体器件和多个半导体器件两者。
[0009]半导体器件通常使用两个复杂的制造过程制造：前端制造和后端制造。前端制造涉及在半导体晶圆的表面上形成多个小片。晶圆上的每个小片包含有源和无源电部件，其电连接以形成功能电路。有源电部件（诸如晶体管和二极管）具有控制电流的流动的能力。无源电部件（诸如电容器、电感器和电阻器）创建执行电路功能所必要的电压和电流之间的关系。
[0010]后端制造是指将完成的晶圆切割或分割成单独的半导体小片，以及封装半导体小片以用于结构支承、电互连和环境隔离。为了分割半导体小片，沿着晶圆的非功能区（称为锯道或划线）对晶圆进行划线和断开。使用激光切割工具或锯片分割晶圆。分割之后，将单独半导体小片安装到封装基板，该封装基板包括用于与其它系统部件互连的引脚或接触垫。然后将形成在半导体小片上方的接触垫连接到封装内的接触垫。可以利用导电层、凸块、支柱凸块、导电膏或引线接合进行电连接。密封剂或其它模制化合物沉积在封装上方，以提供物理支承和电隔离。然后将完成的封装插入到电系统中，以及使半导体器件的功能性可用于其它系统部件。
[0011]图1a
‑
1k图示了使用两步部分屏蔽去除过程形成具有屏蔽和暴露端子的半导体封装的方法。图1a示出了基板100的部分横截面视图，基板100用作封装形成过程的基础。基板100的所图示部分包括用于形成由锯道101分离的两个封装的空间。然而，基板100的整体通常将包括用于并行地形成数百、数千或甚至更多封装的空间。
[0012]基板100由基础绝缘材料102形成，其中导电层104形成在基板的外表面上方并且交错在绝缘材料的层之间。导电层104包括接触垫、导电迹线和根据需要配置的导电通孔，以实现期望的信号路由。导电层104的部分取决于形成的器件的设计和功能而是电公共的或电隔离的。使用PVD、CVD、电解电镀、无电极电镀或其它合适的金属沉积过程来形成导电层104。导电层104可以是铝（Al）、铜（Cu）、锡（Sn）、镍（Ni）、金（Au）、银（Ag）或其它合适的电学地导电材料的一个或多个层。
[0013]导电层104包括用于最终封装的外部互连的端子110。端子110形成在基板100的顶表面上，并且将在最终封装中保持暴露以用于电连接到另一外部器件或封装。
[0014]基板100也可以是任何合适的层压插入物、PCB、晶圆形式、条形插入物、引线框或其它类型的基板。基板100可以包括预浸渍（预浸处理）聚四氟乙烯（PTFE）、FR
‑
4、FR
‑
1、CEM
‑
1或CEM
‑
3（其具有酚棉纸、环氧树脂、树脂、玻璃织物、毛玻璃、聚酯和其它增强纤维或织物的组合）的一个或多个层压层。绝缘材料102包含二氧化硅（SiO2）、氮化硅（Si3N4）、氧氮化硅（SiON）、五氧化二钽（Ta2O5）、氧化铝（Al2O3）、阻焊剂、聚酰亚胺（PI）、苯并环丁烯（BCB）、聚苯并恶唑（PBO）和具有类似绝缘和结构性质的其它材料的一个或多个层。基板100还可以是多层柔性层压件、陶瓷、覆铜薄层压板、玻璃或半导体晶圆，其包括包含一个或多个晶体管、二极管和其它电路元件的有源表面以实现模拟或数字电路。
[0015]阻焊剂或钝化层106和108形成在基板100的顶表面和底表面上方，以用于暴露的接触垫的物理保护。钝化层106由用于钝化或阻焊剂层的任何合适的材料形成，包括以上关
于绝缘材料102（例如，聚酰亚胺）提到的那些。
[0016]在图1b中，半导体小片114倒装安装到基板100的顶表面。半导体小片114包括用于电互连的接触垫116，并且使用回流在接触垫116和导电层104的接触垫之间的焊料凸块118被安装到基板100。在其它实施例中，使用其它互连结构类型，诸如支柱凸块、导电柱或接合线。在钝化层106中形成开口以暴露用于连接半导体小片114的接触垫。
[0017]通过将部件设置在基板100上，将半导体小片114与分立的无源部件122和任何其它期望的电部件一道封装。类似于半导体小片114，部件122通过钝化层106的开口安装到导电层104的接触垫。任何电部件或电部件的组合可以出于任何期望的目的而设置在基板100上。
[本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，包括基板；形成在所述基板上方的一个端子；形成在所述基板上方的绝缘层，包括在所述端子上方绝缘层中的开口；设置在所述绝缘层第一部分上方的密封剂，而所述绝缘层开口周围的绝缘层的第二部分仍然暴露在密封剂之外；以及形成在所述基板、所述绝缘层和所述密封剂上方的屏蔽层，所述屏蔽层与所述绝缘层的第二部分物理接触，其中所述屏蔽层的开口形成在端子上方。2.根据权利要求1所述的半导体器件，其进一步包括与所述基板相邻设置的半导体封装，其中所述半导体封装与所述端子连接。3.根据权利要求2所述的半导体器件，其进一步包括耦合在所述端子和所述半导体封装之间的带状电缆或柔性印制电路板。4.根据权利要求2所述的半导体器件，其进一步包括耦合在所述端子和所述半导体封装之间的板对板连接器。5.根据权利要求1所述的半导体器件，其进一步包括第二端子和形成的通过所述第二端子上方绝缘层的第二开口。6.根据权利要求5所述的半导体器件，其中所述屏蔽层的开口形成在所述第二端子上方。7.一种半导体器件，包括：基板；形成在所述基板上的第一接触垫；形成在所述基板上的绝缘层，其具有在所述第一接触垫上方绝缘层中形成的开口；形成在所述绝缘层第一部分上方的密封剂；以及形成在所述绝缘...

【专利技术属性】
技术研发人员：金昌伍，KW邱，曹成源，BW蔡，
申请(专利权)人：星科金朋私人有限公司，
类型：发明
国别省市：