数据段同步信号检测电路制造技术

一种数据段同步信号检测电路，其以如此方式构成，即在四字符相关器和加法器之间加入硬件限制器以对四比特输入获得三电平的二比特输出，另外，当从位置相关字符中检测到最大值的位置时，利用多个延迟使在ＡＳＩＣ中实现一段延迟所需的门数比常规电路减少了５０％，比特分辨率被减少，以减少操作的复杂性。（*该技术在2017年保护过期，可自由使用*）

【技术实现步骤摘要】

【技术保护点】
一种数据段同步信号检测电路，包括：将一个硬件限制器加在四比特字符相关器和加法器之间，以对四比特输入获得三电平的二比特输出值。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：申贤秀，韩东锡，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：KR[韩国]