一种运放输入对恒跨导控制电路和方法技术

本发明专利技术公开了一种运放输入对恒跨导控制电路和方法，运放单元的输入电流源电流通过运放控制环路输出至镜像单元；镜像单元将运放单元的输入电流源电流按照一定的比例镜像之后应用到待控制运放单元中；控制运放单元的输入电流源I

【技术实现步骤摘要】
一种运放输入对恒跨导控制电路和方法


[0001]本专利技术属于运放输入跨导控制
，涉及一种运放输入对恒跨导控制电路和方法。

技术介绍

[0002]在一些特殊应用的运放中，对运放的输入对的跨导有着特殊的要求，有些要求运放的输入对在全场景下都保持恒定。在现有的常用运放的结构中，可以通过控制输入对管的尺寸和输入电流源的值来确定输入跨导的大小，而在实际中，尾电流的大小会受很多外在因素的影响，从而导致跨导值的不稳定。
[0003]另外，在轨到轨运放中，现有轨到轨输入级所采用的大多为PMOS+NMOS输入对并联的模式实现输入的轨到轨功能，但是由于输入级电路类型的不同，轨到轨输入又分为恒跨导以及非恒跨导两种。在实现恒跨导功能的时候，均需要严格控制输入对管的尺寸以及尾电流，才能实现较为精确的恒定跨导参数。

技术实现思路

[0004]为解决现有技术中存在的不足，本专利技术提供一种运放输入对恒跨导控制电路和方法，新型恒跨导控制，将对工艺参数及共模电压敏感的跨导参数，转化为采用与工艺等参数不敏感的电流和电压信号控制，从而实现电路的跨导恒定，同时实现对电路中的跨导值的精确控制。
[0005]为了实现上述目标，本专利技术采用如下技术方案：
[0006]一种运放输入对恒跨导控制电路，所述控制电路包括运放单元、运放控制环路和镜像单元；
[0007]所述运放控制环路包括运算放大器，所述运算放大器的正、负相输入端分别连接运放单元及其输入电流源，输出端连接镜像单元；
[0008]所述镜像单元将运放单元的输入电流源电流按照一定的比例镜像之后应用到待控制运放单元中，通过控制运放单元的输入电流源I
REF
和输入对电压差ΔV对待控制运放单元的输入对管跨导进行控制，实现跨导恒定。
[0009]本专利技术进一步包括以下优选方案：
[0010]优选地，所述运放单元为PMOS输入对运放单元，包括NMOS管Mn0、NMOS管Mn1、PMOS管M3和PMOS管M4；
[0011]所述NMOS管Mn0、NMOS管Mn1的源极接地，栅极连接PMOS管M3的漏极和所述运算放大器的正相输入端，漏极分别连接PMOS管M3、PMOS管M4的漏极；
[0012]所述PMOS管M3和PMOS管M4的源极连接镜像单元的输出端；
[0013]所述PMOS管M4的漏极连接所述运算放大器的负相输入端和输入电流源；
[0014]所述PMOS管M3和PMOS管M4组成的输入对的电压差为ΔV。
[0015]优选地，所述镜像单元包括PMOS管MP1和PMOS管MP0；
[0016]所述PMOS管MP1和PMOS管MP0的栅极均与运算放大器的输出端连接，源极均与电压VCC连接，漏极分别与运放单元和待控制运放单元连接；
[0017]所述PMOS管MP1和PMOS管MP0构成的电流镜的镜像比例为MP1：MP0＝M:1，其中，M为镜相电流放大倍数。
[0018]优选地，所述待控制运放单元包括PMOS管Minp1和PMOS管Minp 2；
[0019]所述PMOS管Minp1和PMOS管Minp2的源极连接所述PMOS管MP1的漏极。
[0020]优选地，设镜像单元的电流镜的镜像比例为M:1，
[0021][0022]其中，Minp1、Minp2、M3和M4分别表示PMOS管Minp1、Minp2、M3和M4；
[0023]W代表PMOS的沟道宽度，L代表PMOS的沟道长度，W/L表示PMOS的沟道宽长比；
[0024]N为一个常数，表示M3和M4的的宽长比与M1和M2的宽长比之间的比例关系；
[0025]ΔV表示PMOS管M3和PMOS管M4组成的输入对的电压差；
[0026]I
REF
表示在M4和Mn1的漏电引入的输入电流源的电流大小；
[0027]则待控制运放单元的输入对管的跨导为：
[0028][0029]基于上式，通过控制I
REF
和ΔV实现待控制运放单元的输入对管的跨导控制，其中，I
REF
可用外部电流镜控制，ΔV通过电压生成电路控制。
[0030]优选地，所述待控制运放单元为轨到轨输入运放时，所述控制电路还包括分别与轨到轨输入运放和PMOS输入对运放单元连接的NMOS输入对运放单元；
[0031]所述NMOS输入对运放单元包括PMOS管MP2、PMOS管MP3、NMOS管M1和NMOS管M2；
[0032]所述PMOS管MP2和PMOS管MP3的源极均与电压VCC连接，栅极均与PMOS管MP3的漏极连接；
[0033]所述PMOS管MP2的漏极连接NMOS管M1的漏极；
[0034]所述PMOS管MP3的漏极连接NMOS管M2的漏极；
[0035]所述NMOS管M1和NMOS管M2组成的输入对的电压差为ΔV；
[0036]优选地，所述NMOS输入对运放单元通过NMOS管Mn3、NMOS管Mn2、PMOS管Mp5与PMOS输入对运放单元连接，具体的：
[0037]所述NMOS管Mn3和NMOS管Mn2的源极均与地相连，栅极均与NMOS管Mn2的漏极相连，并与PMOS管Mp5的漏极相连，PMOS管Mp5的栅极接固定电压偏置，电压值为VB；
[0038]所述NMOS管Mn3的漏极连接NMOS管M1的源极和NMOS管M2的源极。
[0039]优选地，所述NMOS输入对运放单元通过NMOS管Mn4、Mn5、Mn6、PMOS管MP4与轨到轨输入运放连接，具体的：
[0040]所述NMOS管Mn4和NMOS管Mn5的源极均与地相连，栅极均与NMOS管Mn4的漏极相连，并与PMOS管Mp4的漏极相连，PMOS管Mp4的栅极接固定电压偏置，电压值为VB，PMOS管MP4的源极与PMOS管MP2的漏极相连；
[0041]所述NMOS管Mn5的漏极连接NMOS管Mn1的漏极和PMOS管M4的漏极和运算放大器的负相输入端和输入电流源；
[0042]所述NMOS管Mn6和轨到轨输入运放的NMOS管Mn7的源极均与地相连，栅极均与NMOS
管Mn2的栅极和NMOS管Mn3的栅极相连并与NMOS管Mn2漏极相连，并与PMOS管Mp4的漏极相连，NMOS管Mn7的漏极连接轨到轨输入运放的MNOS管Minn1的源极和NMOS管Minn2的源极，NMOS管Mn6的漏极连接与轨到轨输入运放的PMOS管Minp1的源极、PMOS管Minp2的源极和PMOS管MP1的漏极。
[0043]优选地，轨到轨输入运放中，NMOS管Minn1、NMOS管Minn2和PMOS管Minp1、PMOS管Minp2共同组成被控运算放大器的输入级，MNOS管Minn1的漏极、NMOS管Minn2的漏极和PMOS管Minp1的漏极、PMOS管Minp2的漏极分别接到后级电路中，NMOS管Minn1的栅极和PMO本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种运放输入对恒跨导控制电路，其特征在于：所述控制电路包括运放单元、运放控制环路和镜像单元；所述运放控制环路包括运算放大器，所述运算放大器的正、负相输入端分别连接运放单元及其输入电流源，输出端连接镜像单元；所述镜像单元将运放单元的输入电流源电流按照一定的比例镜像之后应用到待控制运放单元中，通过控制运放单元的输入电流源I
REF
和输入对电压差ΔV对待控制运放单元的输入对管跨导进行控制，实现跨导恒定。2.根据权利要求1所述的一种运放输入对恒跨导控制电路，其特征在于：所述运放单元为PMOS输入对运放单元，包括NMOS管Mn0、NMOS管Mn1、PMOS管M3和PMOS管M4；所述NMOS管Mn0、NMOS管Mn1的源极接地，栅极连接PMOS管M3的漏极和所述运算放大器的正相输入端，漏极分别连接PMOS管M3、PMOS管M4的漏极；所述PMOS管M3和PMOS管M4的源极连接镜像单元的输出端；所述PMOS管M4的漏极连接所述运算放大器的负相输入端和输入电流源；所述PMOS管M3和PMOS管M4组成的输入对的电压差为ΔV。3.根据权利要求2所述的一种运放输入对恒跨导控制电路，其特征在于：所述镜像单元包括PMOS管MP1和PMOS管MP0；所述PMOS管MP1和PMOS管MP0的栅极均与运算放大器的输出端连接，源极均与电压VCC连接，漏极分别与运放单元和待控制运放单元连接；所述PMOS管MP1和PMOS管MP0构成的电流镜的镜像比例为MP1：MP0＝M:1，其中，M为镜相电流放大倍数。4.根据权利要求3所述的一种运放输入对恒跨导控制电路，其特征在于：所述待控制运放单元包括PMOS管Minp1和PMOS管Minp 2；所述PMOS管Minp1和PMOS管Minp2的源极连接所述PMOS管MP1的漏极。5.根据权利要求4所述的一种运放输入对恒跨导控制电路，其特征在于：设镜像单元的电流镜的镜像比例为M:1，其中，Minp1、Minp2、M3和M4分别表示PMOS管Minp1、Minp2、M3和M4；W代表PMOS的沟道宽度，L代表PMOS的沟道长度，W/L表示PMOS的沟道宽长比；N为一个常数，表示M3和M4的的宽长比与M1和M2的宽长比之间的比例关系；ΔV表示PMOS管M3和PMOS管M4组成的输入对的电压差；I
REF
表示在M4和Mn1的漏电引入的输入电流源的电流大小；则待控制运放单元的输入对管的跨导为：基于上式，通过控制I
REF
和ΔV实现待控制运放单元的输入对管的跨导控制，其中，I
REF
可用外部电流镜控制，ΔV通过电压生成电路控制。6.根据权利要求2所述的一种运放输入对恒跨导控制电路，其特征在于：所述待控制运放单元为轨到轨输入运放时，所述控制电路还包括分别与轨到轨输入运
放和PMOS输入对运放单元连接的NMOS输入对运放单元；所述NMOS输入对运放单元包括PMOS管MP2、PMOS管MP3、NMOS管M1和NMOS管M2；所述PMOS管MP2和PMOS管MP3的源极均与电压VCC连接，栅极均与PMOS管MP3的漏极连接；所述PMOS管MP2的漏极连接NMOS管M1的漏极；所述PMOS管MP3的漏极连接NMOS管M2的漏极；所述NMOS管M1和NMOS管M2组成的输入对的电压差为ΔV。7.根据权...

【专利技术属性】
技术研发人员：王国峰，于翔，
申请(专利权)人：圣邦微电子北京股份有限公司，
类型：发明
国别省市：