半导体装置和错误检测方法制造方法及图纸

一种半导体装置，包括：校验子生成电路，被配置为基于数据以及与所述数据相对应的错误校正码来生成校验子码；错误确定电路，被配置为基于所述校验子码来检测所述数据中的1位错误；以及多位错误检测电路，被配置为通过使用被检测为具有1位错误的所述数据的错误地址和被检测为具有1位错误的所述数据的错误校验子码，来确定被检测为具有1位错误的所述数据是否包括多位错误。否包括多位错误。否包括多位错误。

【技术实现步骤摘要】
半导体装置和错误检测方法
[0001]相关申请的交叉引用
[0002]于2021年6月29日提交的包括说明书、附图和摘要的日本专利申请No.2021
‑
108192的公开内容，通过引用将其全部内容并入本文。

技术介绍

[0003]本公开涉及一种半导体装置，并且(例如)涉及一种具有检测存储器中的多位错误的错误检测电路的半导体装置。
[0004]错误校正码中的一种错误校正码(错误校正码：ECC)是1位错误校正和2位错误检测码(单错误校正
‑
双错误检测码：SEC
‑
DED码)。下面列出了所公开的技术。
[0005][非专利文献1]M.Y.Hsiao,"A Class of Optimal Minimum Odd
‑
weight
‑
column SECDED Codes",IBM Journal of Research and Development,Volume 14,Issue 4,published by IBM,July 1970
[0006]即使使用这样的ECC，也已知不能检测到4位或更多位的所有偶数位错误，并且可能错误地将3位或更多位的奇数位错误识别为1位错误，并且正常位可能被错误地校正(非专利文献1)。
[0007]另一方面，日本未经审查的专利申请公开No.2019
‑
109806(专利文献1)公开了一种通过提供用于生成两组ECC的编码器单元来增加多位错误检测概率的技术。
[0008]当能够进行1位错误校正和2位错误检测的ECC的错误检测和校正电路用于需要功能安全等的装置时，当检测到1位错误时，必须检测错误不是3位或更多位错误(多位错误)。在这里，需要功能安全支持的装置是，例如是需要功能安全标准(诸如ISO26262)的装置。

技术实现思路

[0009]在专利文件1中公开的技术中，在某些情况下不能检测到多位错误。因此，从功能安全的观点来看，每次检测到错误时，都需要进行软件诊断。每次重复访问包含1位错误的数据地址时，都需要进行软件诊断。结果，软件诊断的负荷增加。
[0010]根据本说明书的描述和附图，其他对象和新颖性特征将变得显而易见。
[0011]根据本专利技术的一个方面的半导体装置包括：校验子生成电路，被配置为基于数据以及与该数据相对应的错误校正码来生成校验子码；错误确定电路，被配置为基于校验子码来检测数据中的1位错误；以及多位错误检测电路，被配置为通过使用被检测为具有1位错误的数据的错误地址和被检测为具有1位错误的数据的错误校验子码，来确定被检测为具有1位错误的数据是否包括多位错误。
[0012]根据该半导体装置，能够减少软件诊断的负荷。
附图说明
[0013]图1是示出实施例中半导体装置的配置的框图。
[0014]图2是示出图1所示的多位错误检测电路的配置的示例的框图。
[0015]图3是示出第一实施例中半导体装置的配置示例的框图。
[0016]图4是用于解释从存储器读取时检测错误的情况的图。
[0017]图5是示出第二实施例中半导体装置的配置示例的框图。
[0018]图6是示出第三实施例中半导体装置的配置示例的框图。
具体实施方式
[0019]下面将参考附图描述实施例和修改的示例。然而，在以下描述中，相同的部件由相同的附图标记表示，并且可以省略其重复描述。
[0020]如上所述，当在需要功能安全支持的装置中使用被配置为校正1位错误校正和检测2位错误的ECC错误检测和校正电路时，需要检查检测到的1位错误不是3位或更多位错误。在本公开之前，现有公开已经设想了通过软件诊断真1位错误。然而，当重复访问包括1位错误的数据的地址以读取数据时，每次都需要软件诊断，并且软件诊断的负荷增加。
[0021]将参照图1描述用于解决上述问题的实施例。图1是示出实施例中的半导体装置的配置的框图。
[0022]根据本实施例的半导体装置中的错误检测和校正电路(ED&C)包括校验子生成电路(SYGN)、错误确定电路(EJDG)和多位错误检测电路(MBED)。这里，校验子生成电路(SYGN)基于从存储器中读取的数据和添加到数据的ECC来生成校验子码(SYC)。ECC可以是能够进行1位错误校正的码，或者可以是能够进行1位错误校正和2位错误检测的码。错误确定电路(EJDG)通过使用校验子码(SYC)来确定1位错误，并且输出指示已经检测到1位错误的1位错误确定信号(1EJ)。多位错误检测电路(MBED)基于1位错误确定信号(1EJ)、在其中检测到位错误的数据的地址(ADR)以及检测到错误时的校验子码(SYC)，来确定被检测为1位错误的位错误是否为多位错误。
[0023]当在相应地址第一次检测到1位错误时，多位错误检测电路(MBED)将检测结果通知CPU(中央处理单元)。这是为了让CPU使用软件诊断是否错误地将多位错误检测为1位错误。当从存储器中重复读取包括1位错误的数据时，多位错误检测电路(MBED)检查第一次读取的校验子码和当前校验子码在第二次和后续读取中是否彼此一致。如果校验子码不一致，多位错误检测电路(MBED)会通知CPU，作为1位错误的检测结果实际上是多位错误。当校验子码彼此重合时，多位错误检测电路(MBED)不会通知CPU检测结果为1位错误。
[0024]接下来，将参考图2描述多位错误检测电路(MBED)。图2是示出图1所示的多位错误检测电路的配置的示例的框图。
[0025]多位错误检测电路(MBED)具有第一地址寄存器(ATR)和第二地址寄存器(APR)。第一地址寄存器(ATR)被配置为当检测到位错误时捕获数据的地址(ADR)。多位错误检测电路(MBED)还包括第一校验子码寄存器(STR)和第二校验子码寄存器(SPR)。第一校验子码寄存器(STR)被配置为捕获其中已经检测到位错误的校验子码(SYC)。
[0026]多位错误检测电路(MBED)还包括地址比较电路(ACM)，地址比较电路(ACM)用于比较第一地址寄存器(ATR)的值和第二地址寄存器(APR)的值。多位错误检测电路(MBED)还包括校验子比较电路(SCM)，校验子比较电路(SCM)用于比较第一校验子码寄存器(STR)的值和第二校验子码寄存器(SPR)的值。
[0027]多位错误检测电路(MBED)具有多位错误判断电路(MEJD)，多位错误判断电路
(MEJD)在检测到1位错误时判断第一地址寄存器(ATR)的值和第二地址寄存器(APR)的值是否匹配，以及第一校验子码寄存器(STR)的值和第二校验子码寄存器(SPR)的值是否不匹配。
[0028]多位错误检测电路(MBED)包括用于控制第一地址寄存器(ATR)、第二地址寄存器(APR)、第一校验子码寄存器(STR)和第二校验子码寄存器(SPR)的控制电路(CCNT)。
[0029]此外，多位错误检测电路(MBE本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体装置，包括：校验子生成电路，被配置为基于数据以及与所述数据相对应的错误校正码来生成校验子码；错误确定电路，被配置为基于所述校验子码来检测所述数据的1位错误，并基于检测结果生成1位错误检测信号；以及多位错误检测电路，被配置为通过使用检测到具有所述1位错误的所述数据的错误地址和检测到具有所述1位错误的所述数据的错误校验子码，来确定检测到具有所述1位错误的所述数据是否包括多位错误。2.根据权利要求1所述的半导体装置，其中所述多位错误检测电路包括：第一地址寄存器，响应于所述1位错误检测信号而捕获所述错误地址；第二地址寄存器，存储在所述第一地址寄存器中捕获的所述错误地址的副本；第一校验子码寄存器，响应于所述1位错误检测信号而捕获所述错误校验子码；第二校验子码寄存器，存储在所述第一校验子码寄存器中捕获的所述错误校验子码的副本；地址比较电路，比较所述第一地址寄存器的所述错误地址和所述第二地址寄存器的所述错误地址；校验子码比较电路，比较第一校验子码寄存器的所述校验子码和所述第二校验子码寄存器的所述校验子码；以及控制电路，被配置为控制所述第一地址寄存器和所述第二地址寄存器以及所述第一校验子码寄存器和所述第二校验子码寄存器。3.根据权利要求2所述的半导体装置，其中所述控制电路被配置为在所述第一地址寄存器的所述错误地址与所述第二地址寄存器的所述错误地址不一致时，将检测到的位错误通知为真1位错误。4.根据权利要求3所述的半导体装置，其中当所述位错误检测信号被生成、并且所述第一地址寄存器的所述错误地址与所述第二地址寄存器的所述错误地址不一致时，所述控制电路被配置为控制所述第一地址寄存器和所述第二地址寄存器，以将在所述第一地址寄存器中捕获的所述错误地址复制到所述第二地址寄存器，并且控制所述第一校验子码寄存器和所述第二校验子码寄存器，以将在所述第一校验子码寄存器中捕获的所述错误校验子码复制到所述第二校验子码寄存器。5.根据权利要求2所述的半导体装置，其中当所述位错误检测信号被生成、所述第一地址寄存器的所述错误地址与所述第二地址寄存器的所述错误地址一致、并且所述第一校验子码寄存器的所述错误校验子码与所述第二校验子码寄存器的所述错误校验子码不一致时，所述多位错误检测电路被配置为确定所述位错误检测信号指示所述多位错误。6.根据权利要求5所述的半导体装置，其中所述多位错误检测电路被配置为在确定所述位错误检测信号指示所述多位错误时，不将检测到的位错误通知为所述1位错误。7.根据权利要求2的半导体装置，其中所述第二地址寄存器的数目等于所述第二校验子码寄存器的数目，所述地址比较
电路的数目等于所述第二地址寄存器的数目，并且所述校验子码比较电路的数目等于所述第二校验子码寄存器的数目。8.根据权利要求2所述的半导体装置，其中当所述位错误检测信号被生成、并且所述第一地址寄存器中捕获的所述错误地址与所述第二地址寄存器的所述错误地址不一致时，所述控制电路被配置为将检测到的位错误通知为所述1位错误。9.根据权...

【专利技术属性】
技术研发人员：石桥隆，桥本浩志，
申请(专利权)人：瑞萨电子株式会社，
类型：发明
国别省市：