一种数据协同处理方法、系统、存储介质及电子设备技术方案

本发明专利技术实施例提供了一种数据协同处理方法、系统、存储介质及电子设备。其中，方法包括：在第一处理器进行数据处理的过程中，若检测到中断信号，则在第一处理器总线处于空闲状态时，关闭第一处理器的时钟，发送第一标志信号至第二处理器，以使第二处理器由睡眠状态进入数据处理状态；在第二处理器完成数据处理任务并进入睡眠状态的情况下，打开第一处理器的时钟，以使第一处理器继续进行数据处理。本发明专利技术能够在双核协同处理数据时降低功耗。能够在双核协同处理数据时降低功耗。能够在双核协同处理数据时降低功耗。

【技术实现步骤摘要】
一种数据协同处理方法、系统、存储介质及电子设备


[0001]本专利技术涉及数据处理
，特别是涉及一种数据协同处理方法、系统、存储介质及电子设备。

技术介绍

[0002]SOC芯片（System On Chip，系统级芯片）可以采用ARM架构的CPU（Central Processing Unit，中央处理器），也可以在SOC中实现ARM和RISC
‑
V双核架构。然而，在双核同时处理数据时芯片功耗较大，因此，如何在双核处理数据时降低功耗是亟待解决的问题。

技术实现思路

[0003]本专利技术实施例的目的在于提供一种数据协同处理方法、系统、存储介质及电子设备，能够在双核协同处理数据时降低功耗。具体技术方案如下：本专利技术提供了一种数据协同处理方法，包括：在第一处理器进行数据处理的过程中，若检测到中断信号，则在第一处理器总线处于空闲状态时，关闭所述第一处理器的时钟，发送第一标志信号至第二处理器，以使所述第二处理器由睡眠状态进入数据处理状态；在所述第二处理器完成数据处理任务并进入睡眠状态的情况下，打开所述第一处理器的时钟，以使所述第一处理器继续进行数据处理。
[0004]可选的，还包括：在第一处理器进行数据处理的过程中，若未检测到所述中断信号，则在所述第一处理器完成数据处理任务并进入睡眠状态的情况下，发送所述第一标志信号至所述第二处理器，以使所述第二处理器由睡眠状态进入数据处理状态。
[0005]可选的，还包括：在所述第一处理器和所述第二处理器由无电状态转变为上电状态时，所述第一处理器处于程序启动状态，所述第二处理器处于复位状态；检测所述第一处理器总线是否处于空闲状态，若处于空闲状态，则关闭所述第一处理器的时钟，发送第二标志信号至所述第二处理器，以使所述第二处理器由复位状态进入数据处理状态。
[0006]可选的，在发送所述第二标志信号至所述第二处理器之后，所述方法，还包括：在检测到所述第二处理器发送的协同处理信号的情况下，将接收外接设备信号的总线由第二处理器总线切换为所述第一处理器总线；在所述第二处理器进入睡眠状态的情况下，打开所述第一处理器的时钟，以使所述第一处理器进行数据处理。
[0007]本专利技术还提供一种数据协同处理系统，包括：中断模块，用于在第一处理器进行数据处理的过程中，若检测到中断信号，则在第一处理器总线处于空闲状态时，关闭所述第一处理器的时钟，发送第一标志信号至第二处
理器，以使所述第二处理器由睡眠状态进入数据处理状态；处理模块，用于在所述第二处理器完成数据处理任务并进入睡眠状态的情况下，打开所述第一处理器的时钟，以使所述第一处理器继续进行数据处理。
[0008]可选的，还包括：处理器切换模块，用于在第一处理器进行数据处理的过程中，若未检测到所述中断信号，则在所述第一处理器完成数据处理任务并进入睡眠状态的情况下，发送所述第一标志信号至所述第二处理器，以使所述第二处理器由睡眠状态进入数据处理状态。
[0009]可选的，还包括：初始化模块，用于在所述第一处理器和所述第二处理器由无电状态转变为上电状态时，所述第一处理器处于程序启动状态，所述第二处理器处于复位状态；检测所述第一处理器总线是否处于空闲状态，若处于空闲状态，则关闭所述第一处理器的时钟，发送第二标志信号至所述第二处理器，以使所述第二处理器由复位状态进入数据处理状态。
[0010]可选的，还包括：总线切换模块，用于在发送所述第二标志信号至所述第二处理器之后，在检测到所述第二处理器发送的协同处理信号的情况下，将接收外接设备信号的总线由第二处理器总线切换为所述第一处理器总线；在所述第二处理器进入睡眠状态的情况下，打开所述第一处理器的时钟，以使所述第一处理器进行数据处理。
[0011]本专利技术还提供一种计算机可读存储介质，所述计算机可读存储介质上存储有程序，所述程序被处理器执行时实现上述的数据协同处理方法。
[0012]本专利技术还提供一种电子设备，包括：至少一个处理器、以及与所述处理器连接的至少一个存储器、总线；所述处理器、所述存储器通过所述总线完成相互间的通信；所述处理器用于调用所述存储器中的程序指令，以执行上述的数据协同处理方法。
[0013]本专利技术实施例提供的一种数据协同处理方法、系统、存储介质及电子设备，在第一处理器进行数据处理的过程中，若检测到中断信号，则在第一处理器总线处于空闲状态时，关闭第一处理器的时钟，发送第一标志信号至第二处理器，以使第二处理器由睡眠状态进入数据处理状态；在第二处理器完成数据处理任务并进入睡眠状态的情况下，打开第一处理器的时钟，以使第一处理器继续进行数据处理。本专利技术在第一处理器进行数据处理的过程中使第二处理器处于睡眠状态，并在第二处理器进行数据处理的过程中关闭第一处理器的时钟，通过关闭时钟以便达到节省功耗的目的，可以保证将最大功耗维持在单核的动态功耗水平，在双核协同处理数据时降低了功耗。
[0014]当然，实施本专利技术的任一产品或方法必不一定需要同时达到以上所述的所有优点。
附图说明
[0015]为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0016]图1为本专利技术实施例提供的一种数据协同处理方法流程图；图2为本专利技术实施例提供的双核架构框图；图3为本专利技术实施例提供的总线时序图；图4为本专利技术实施例提供的另一种数据协同处理方法流程图；图5为本专利技术实施例提供的另一种数据协同处理方法流程图；图6为本专利技术实施例提供的一种数据协同处理系统结构图；图7为本专利技术实施例提供的另一种数据协同处理系统结构图；图8为本专利技术实施例提供的另一种数据协同处理系统结构图；图9为本专利技术实施例提供的一种电子设备的结构示意图。
具体实施方式
[0017]下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。
[0018]本专利技术提供一种数据协同处理方法，如图1所示，该方法，包括：步骤101：在第一处理器进行数据处理的过程中，若检测到中断信号，则在第一处理器总线处于空闲状态时，关闭第一处理器的时钟，发送第一标志信号至第二处理器，以使第二处理器由睡眠状态进入数据处理状态。
[0019]该第一处理器可以为ARM架构的CPU，该第二处理器可以为RISC
‑
V架构的CPU，本专利技术在SOC芯片中实现ARM和RISC
‑
V双核架构，将SOC芯片的数据处理业务分为两部分，RISC
‑
V作为主核承担主要业务数据处理，ARM作为副核承担部分业务数据处理。RISC
‑
V具有本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种数据协同处理方法，其特征在于，包括：在第一处理器进行数据处理的过程中，若检测到中断信号，则在第一处理器总线处于空闲状态时，关闭所述第一处理器的时钟，发送第一标志信号至第二处理器，以使所述第二处理器由睡眠状态进入数据处理状态；在所述第二处理器完成数据处理任务并进入睡眠状态的情况下，打开所述第一处理器的时钟，以使所述第一处理器继续进行数据处理。2.根据权利要求1所述的数据协同处理方法，其特征在于，还包括：在第一处理器进行数据处理的过程中，若未检测到所述中断信号，则在所述第一处理器完成数据处理任务并进入睡眠状态的情况下，发送所述第一标志信号至所述第二处理器，以使所述第二处理器由睡眠状态进入数据处理状态。3.根据权利要求1或2所述的数据协同处理方法，其特征在于，还包括：在所述第一处理器和所述第二处理器由无电状态转变为上电状态时，所述第一处理器处于程序启动状态，所述第二处理器处于复位状态；检测所述第一处理器总线是否处于空闲状态，若处于空闲状态，则关闭所述第一处理器的时钟，发送第二标志信号至所述第二处理器，以使所述第二处理器由复位状态进入数据处理状态。4.根据权利要求3所述的数据协同处理方法，其特征在于，在发送所述第二标志信号至所述第二处理器之后，所述方法，还包括：在检测到所述第二处理器发送的协同处理信号的情况下，将接收外接设备信号的总线由第二处理器总线切换为所述第一处理器总线；在所述第二处理器进入睡眠状态的情况下，打开所述第一处理器的时钟，以使所述第一处理器进行数据处理。5.一种数据协同处理系统，其特征在于，包括：中断模块，用于在第一处理器进行数据处理的过程中，若检测到中断信号，则在第一处理器总线处于空闲状态时，关闭所述第一处理器的时钟，发送第一标志信号至第二处理器，以使所述第二处理器由睡眠状态进入数据处理状态；处理模块，用于在所述第二处...

【专利技术属性】
技术研发人员：李广辉，王震，司丰炜，
申请(专利权)人：紫光同芯微电子有限公司，
类型：发明
国别省市：