嵌入式外延层的形成方法技术

本申请公开了一种嵌入式外延层的形成方法，包括：在栅极结构之间的硅衬底中形成凹槽，栅极结构形成于硅衬底上，栅极结构的两侧形成有侧墙结构；在栅极结构之间的硅衬底上生长硅薄膜层，硅薄膜层填充凹槽；在栅极结构之间的硅薄膜层上生长磷硅层，在生长磷硅层的过程中，通入氯化氢气体以抑制磷硅层形成于侧墙结构上。本申请通过在形成栅极结构以及栅极结构两侧的侧墙结构后，在栅极结构之间的硅衬底中形成凹槽，在栅极结构之间生长硅薄膜层，在栅极结构之间生长磷硅层，由于硅薄膜层的厚度能够填充凹槽，因此硅薄膜层能够覆盖侧墙的底部，从而能够保护侧墙的底部在生长磷硅层时被通入的氯化氢气体损伤，提高了器件的可靠性。提高了器件的可靠性。提高了器件的可靠性。

【技术实现步骤摘要】
嵌入式外延层的形成方法


[0001]本申请涉及半导体制造
，具体涉及一种嵌入式外延层的形成方法。

技术介绍

[0002]在高介电金属栅(以下简称为“高k金属栅”)的后置工艺中，通常会在栅极结构之间形成嵌入式外延层以降低器件的源漏(source drain，SD)极接触电阻，提高器件的饱和驱动电流。
[0003]相关技术中，嵌入式外延层的形成过程分为两个阶段：在第一阶段，在栅极结构结构之间的硅衬底上生长不掺杂磷(P)的薄硅层L1；在第二阶段，生长磷硅(SiP)层L2。
[0004]通常，在生长磷硅层的过程中，会使用氯化氢(HCl)气体用于抑制磷硅层形成于保护层上。然而，氯化氢气体会损伤栅极结构的侧壁底部，这会使得磷硅层与栅极结构之间距离的减小且不可控，增大漏电以及源漏穿通风险，降低了器件的可靠性。
[0005]鉴于此，亟待提供一种嵌入式外延层的形成方法，在不降低氯化氢气体的基础上，解决氯化氢气体会损伤侧墙底部的问题。

技术实现思路

[0006]本申请提供了一种嵌入式外延层的形成方法，可以解决相关技术中提供的嵌入式外延层的形成方法由于会通入氯化氢气体从而导致侧墙底部损伤的问题，该方法包括：
[0007]在栅极结构之间的硅衬底中形成凹槽，所述栅极结构形成于所述硅衬底上，所述栅极结构的两侧形成有侧墙结构；
[0008]在所述栅极结构之间的硅衬底上生长硅薄膜层，所述硅薄膜层填充所述凹槽；
[0009]在所述栅极结构之间的硅薄膜层上生长磷硅层，在生长磷硅层的过程中，通入氯化氢气体以抑制磷硅层形成于所述侧墙结构上。
[0010]在一些实施例中，所述在栅极结构之间的硅衬底中形成凹槽后，所述凹槽表面的截面为弧形。
[0011]在一些实施例中，所述硅薄膜层的厚度小于50埃。
[0012]在一些实施例中，在生长磷硅层的过程中的温度为600摄氏度至700摄氏度。
[0013]在一些实施例中，所述侧墙结构从内向外依次包括第一侧墙、第二侧墙和第三侧墙；
[0014]所述第三侧墙包括氮化硅层。
[0015]在一些实施例中，所述第一侧墙包括氮碳化硅层。
[0016]在一些实施例中，所述第二侧墙包括二氧化硅层。
[0017]在一些实施例中，所述栅极结构从下而上依次包括栅介质层、多晶硅层、第一硬掩模层和第二硬掩模层。
[0018]在一些实施例中，所述第一硬掩模层包括氮化硅层。
[0019]在一些实施例中，所述第二硬掩模层包括二氧化硅层。
[0020]本申请技术方案，至少包括如下优点：
[0021]通过在高k金属栅的后置工艺中，在形成栅极结构以及栅极结构两侧的侧墙结构后，在栅极结构之间的硅衬底中形成凹槽，在栅极结构之间生长硅薄膜层，在栅极结构之间生长磷硅层，由于硅薄膜层的厚度能够填充凹槽，因此硅薄膜层能够覆盖侧墙的底部，从而能够保护侧墙的底部在生长磷硅层时被通入的氯化氢气体损伤，提高了器件的可靠性。
附图说明
[0022]为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0023]图1是本申请一个示例性实施例提供的嵌入式外延层的形成方法的流程图；
[0024]图2至图5是本申请一个示例性实施例提供的嵌入式外延层的形成示意图。
具体实施方式
[0025]下面将结合附图，对本申请中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本申请保护的范围。
[0026]在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
[0027]在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
[0028]此外，下面所描述的本申请不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
[0029]参考图1，其示出了本申请一个示例性实施例提供的嵌入式外延层的形成方法的流程图，该方法应用于高k金属栅的后置工艺中，该高k金属栅应用于金属
‑
氧化物半导体场效应晶体管(metal
‑
oxide
‑
semiconductor field
‑
effect transistor，MOSFET，本以下简称为“MOS”)器件中，如图1所示，该方法包括：
[0030]步骤S1，在栅极结构之间的硅衬底中形成凹槽，栅极结构形成于硅衬底上，栅极结构的两侧形成有侧墙结构。
[0031]参考图2，其示出了在栅极结构之间的硅衬底中形成凹槽之前的剖面示意图；参考图3，其示出了在栅极结构之间的硅衬底中形成凹槽后的剖面示意图。
[0032]示例性的，如图2所示：硅衬底210上形成有多个栅极结构(图2中以两个栅极结构做示例性说明)，栅极结构的两侧形成有侧墙结构，其中，侧墙结构的最外层为氮化硅(SiN)层。以侧墙结构包括三层侧墙为例进行说明，侧墙结构从内向外依次包括第一侧墙261、第二侧墙262和第三侧墙263，第三侧墙263包括氮化硅层。可选的，第一侧墙261包括氮碳化硅(SiCN)层，第二侧墙262包括二氧化硅(SiO2)层。
[0033]可选的，如图2所示，栅极结构从下而上依次包括栅介质层220(其可以包括二氧化硅层)、多晶硅层230、第一硬掩模层240和第二硬掩模层250。其中，多晶硅层230可作为伪栅，在后续的工艺中被高k金属栅取代。可选的，第一硬掩模层240包括氮化硅层，第二硬掩模层250包括二氧化硅层。
[0034]示例性的，如图3所示，可通过刻蚀工艺在栅极结构之间的硅衬底210中形成凹槽300，该凹槽300表面的截面为弧形。
[0035]步骤S2，在栅极结构之间的硅衬底上生长硅薄膜层，硅薄膜层填充凹槽。
[0036]参考图4，其示出了在栅极结构本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种嵌入式外延层的形成方法，其特征在于，包括：在栅极结构之间的硅衬底中形成凹槽，所述栅极结构形成于所述硅衬底上，所述栅极结构的两侧形成有侧墙结构；在所述栅极结构之间的硅衬底上生长硅薄膜层，所述硅薄膜层填充所述凹槽；在所述栅极结构之间的硅薄膜层上生长磷硅层，在生长磷硅层的过程中，通入氯化氢气体以抑制磷硅层形成于所述侧墙结构上。2.根据权利要求1所述的方法，其特征在于，所述在栅极结构之间的硅衬底中形成凹槽后，所述凹槽表面的截面为弧形。3.根据权利要求2所述的方法，其特征在于，所述硅薄膜层的厚度小于50埃。4.根据权利要求1至3任一所述的方法，其特征在于，在生长磷硅层的过程中...

【专利技术属性】
技术研发人员：陈亚旭，李刚，曹坚，
申请(专利权)人：上海华力集成电路制造有限公司，
类型：发明
国别省市：