一种互连结构，包括第一介电层；第一导电层，设置在第一介电层中；第二介电层，设置在第一介电层上方；第二导电层，设置在第二介电层中，并与第一导电层电性接触；第三介电层，设置在第二介电层上方，其中第三介电层包括基于氮碳化硅(SiCN)的材料；以及电阻装置，设置在第三介电层中。三介电层中。三介电层中。
【技术实现步骤摘要】
互连结构
[0001]本专利技术实施例涉及一种半导体装置及其形成方法，尤其涉及一种互连结构及其形成方法。
技术介绍
[0002]随着半导体产业引入具有更高性能和更多功能的新世代集成电路(integrated circuits,IC)，形成集成电路的元件密度增加，而组件或元件之间的尺寸、大小和间距减小。半导体产业通过不断减小最小的部件尺寸以持续提高各种电子元件(例如晶体管、二极管、电阻、电容等)的整合密度，从而允许将更多元件整合至给定区域中。
[0003]然而，当在半导体结构中嵌入一些高电阻元件时，互连结构中的介电材料的低热导率可能会导致一些散热问题。例如，在后端工艺(back end of the line,BEOL)结构中形成电阻时，层间介电(interlayer dielectric,ILD)层的低热导率可能会阻止电阻的散热并导致装置损坏。因此，本领域需要提供可以解决上述问题的改进装置或方法。
技术实现思路
[0004]本专利技术一些实施例提供一种互连结构，包括：第一介电层；第一导电层，设置在第一介电层中；第二介电层，设置在第一介电层上方；第二导电层，设置在第二介电层中，并与第一导电层电性接触；第三介电层，设置在第二介电层上方，其中第三介电层包括基于氮碳化硅(SiCN)的材料；以及电阻装置，设置在第三介电层中。
[0005]本专利技术另一些实施例提供一种互连结构，包括：第一介电层；第一导电层，设置在第一介电层中；第二介电层，设置在第一介电层上方；第二导电层，设置在第二介电层中，并与第一导电层电性接触；第三介电层，设置在第二介电层上方，其中第三介电层包括基于结晶碳氧化硅(SiOC)的材料；以及电阻装置，设置在第三介电层中。
[0006]本专利技术又一些实施例提供一种形成互连结构的方法，包括：在半导体基板上形成第一介电层；在第一介电层中形成第一导电层；在第一介电层上方形成第二介电层；在第二介电层中形成第二导电层，第二导电层和第一导电层电性接触；在第二介电层上方形成第三介电层，第三介电层具有5W/mK至500W/mK的热导率；以及在第三介电层中形成电阻装置。
附图说明
[0007]以下将配合所附图示详述本公开的各面向。应注意的是，依据在业界的标准做法，各种特征并未按照比例绘制且仅用以说明例示。事实上，可能任意地放大或缩小单元的尺寸，以清楚地表现出本公开的特征。
[0008]根据本公开的一些实施例，图1为制造半导体装置结构的各种阶段之一的视图。
[0009]根据本公开的一些实施例，图2A
‑
图2B为制造半导体装置结构的各种阶段之一的剖面侧视图。
[0010]根据本公开的一些实施例，图3
‑
图10为各种示例性半导体结构的剖面侧视图。
[0011]根据本公开的一些实施例，图11为制造半导体互连结构的方法流程图。
[0012]根据本公开的一些实施例，图12为在制造半导体互连结构的各种阶段之一的电阻装置的剖面侧视图。
[0013]附图标记如下：
[0014]100:半导体装置结构
[0015]101:基板
[0016]102:装置
[0017]103:隔离区
[0018]104:源极/漏极区
[0019]106:栅极堆叠
[0020]108:通道区
[0021]110:电极层
[0022]112:介电层
[0023]114:介电层
[0024]116:顺应层
[0025]118:间隔物
[0026]120:硅化物层
[0027]122:接触件
[0028]124:接触蚀刻停止层
[0029]126:层间电介质
[0030]200:互连结构
[0031]202:基板
[0032]204:装置
[0033]206:中端工艺结构
[0034]208:介电层
[0035]210:导电层
[0036]212:蚀刻停止层
[0037]214:介电层
[0038]216:导电层
[0039]218:导电部件
[0040]220:蚀刻停止层
[0041]222:介电层
[0042]224:导电层
[0043]226:蚀刻停止层
[0044]228:介电层
[0045]230:导电层
[0046]232:导电部件
[0047]234:蚀刻停止层
[0048]236:介电层
[0049]238:电阻装置
[0050]240:导电层
[0051]242:蚀刻停止层
[0052]244:介电层
[0053]246:导电层
[0054]248:导电部件
[0055]250:介电层
[0056]252:介电层
[0057]254:介电层
[0058]256:介电层
[0059]258:介电层
[0060]260:介电层
[0061]280:盖层
[0062]282:盖层
[0063]284:盖层
[0064]286:盖层
[0065]288:盖层
[0066]300:半导体结构
[0067]301:互连结构
[0068]302:操作
[0069]304:操作
[0070]306:操作
[0071]308:操作
[0072]310:操作
[0073]312:操作
[0074]400:半导体结构
[0075]401:互连结构
[0076]500:半导体结构
[0077]501:互连结构
[0078]600:半导体结构
[0079]601:互连结构
[0080]700:半导体结构
[0081]701:互连结构
[0082]800:半导体结构
[0083]801:互连结构
[0084]900:半导体结构
[0085]901:互连结构
[0086]1000:半导体结构
[0087]1001:互连结构
[0088]1100:方法
[0089]2381:硅化物阻挡层
[0090]2382:氧化物层
[0091]2383:高电阻材料层
[0092]2384:硅化物阻挡层
[0093]2385:氧化物层
[0094]2386:氧化物层
[0095]2387:导孔结构
[0096]A
‑
A:线
[0097]B
‑
B:线
具体实施方式
[0098]以下内容提供了许多不同实施例或范例，以实现本公开实施例的不同部件。以下描述组件和配置方式的具体范例，以简化本公开实施例。当然，这些仅本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种互连结构，包括：一第一介电层；一第一导电层，设置在该第一介电层中；一第二介电层，设置在该第一介电层上方；一第二导电层，设置在该第二介电层中，并与...
【专利技术属性】
技术研发人员：郑凯方，蔡承孝，李承晋，林明贤，张孝慷，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。