半导体装置的制造方法制造方法及图纸

公开了一种具有不同栅极结构配置的半导体装置及其制造方法。半导体装置的制造方法包含在基底上形成鳍结构，在鳍结构上形成栅极开口，在鳍结构上形成界面氧化物层，在界面氧化物层上形成第一介电层，在界面氧化物层和第一介电层之间形成偶极层，在第一介电层上形成第二介电层，在第二介电层上形成功函数金属(WFM)层，以及在WFM层上形成栅极金属填充层。偶极层包含彼此不同的第一和第二金属的离子。第一和第二金属的电负值大于第一介电层的金属或半导体的电负值。属或半导体的电负值。属或半导体的电负值。

【技术实现步骤摘要】
半导体装置的制造方法


[0001]本公开实施例涉及半导体装置及半导体装置的制造方法，且特别涉及栅极结构及栅极结构的形成方法。

技术介绍

[0002]随着半导体技术的进步，对更高存储容量、更快处理系统、更高效能和更低成本的需求不断增加。为了满足这些需求，半导体产业持续缩小半导体装置的尺寸，例如金属氧化物半导体场效晶体管(metal oxide semiconductor field effect transistor，MOSFET)，包含平面MOSFET、鳍式场效晶体管(fin field effect transistor，finFET)和环绕式栅极(gate
‑
all
‑
around，GAA)场效FET。这样缩小增加了半导体制造工艺的复杂性。

技术实现思路

[0003]本公开的一实施例为一种半导体装置的制造方法。半导体装置的制造方法包含在基底上形成鳍结构；在鳍结构上形成栅极开口；在鳍结构上形成界面氧化物层；在界面氧化物层上形成第一介电层；在界面氧化物层和第一介电层之间形成偶极层，其中偶极层包含彼此不同的第一金属和第二金属的离子，且其中第一金属和第二金属皆具有大于第一介电层的金属或半导体的电负值的电负值；在第一介电层上形成第二介电层；在第二介电层上形成功函数金属层；以及在功函数金属层上形成栅极金属填充层。
[0004]本公开的一实施例为一种半导体装置的制造方法。半导体装置的制造方法包含在基底上形成第一鳍结构和第二鳍结构；在第一和第二鳍结构上分别形成第一栅极开口和第二栅极开口；形成具有在第一和第二栅极开口中分别形成的第一层部分和第二层部分的第一介电层；用彼此不同的第一掺杂物和第二掺杂物，来选择性掺杂第一层部分，其中第一和第二掺杂物皆具有大于第一介电层的金属或半导体的电负值的电负值；用与第一和第二掺杂物不同的第三掺杂物，来选择性掺杂第二层部分，其中第三掺杂物皆具有小于第一介电层的金属或半导体的电负值的电负值；在第一介电层的第一和第二层部分上形成具有第一层部分和第二层部分的第二介电层；以及在第二介电层的第一和第二层部分上分别形成第一栅极金属填充层和第二栅极金属填充层。
[0005]本公开的一实施例为一种半导体装置。半导体结构包含基底；鳍结构设置于基底上；半导体氧化物层设置于鳍结构上；第一金属氧化物层设置于半导体氧化物层上；第二金属氧化物层设置于第一金属氧化物层上，其中第二金属氧化物层与第一金属氧化物层不同；第一介电层设置于第二金属氧化物层上，其中第一和第二金属氧化物层的金属皆具有大于第一介电层的金属或半导体的电负值的电负值；第二介电层设置于第一介电层上；功函数金属层设置于第二介电层上；以及栅极金属填充层于功函数金属层上。
附图说明
[0006]根据以下的详细说明并配合说明书附图做完整公开。应注意的是，根据本产业的
一般作业，各种部件并未必按照比例绘制。事实上，可能任意的放大或缩小各种部件的尺寸，以做清楚的说明。
[0007]图1A示出了根据一些实施例的半导体装置的等距视图。
[0008]图1B至图1E示出了根据一些实施例的具有不同栅极结构的半导体装置的剖面图。
[0009]图1F示出了根据一些实施例的具有不同栅极结构的半导体装置的装置特性。
[0010]图2是根据一些实施例的用于制造具有不同栅极结构的半导体装置的方法的流程图。
[0011]图3A至图15A、图3B至图15B示出了根据一些实施例的具有不同栅极结构的半导体装置在其制造工艺的各种阶段的剖面图。
[0012]图16是根据一些实施例的用于制造具有不同栅极结构的半导体装置的方法的流程图。
[0013]图17A至图26A、图17B至图26B示出了根据一些实施例的具有不同栅极结构的半导体装置在其制造工艺的各种阶段的剖面图。
[0014]图27至图28示出了根据一些实施例的具有不同栅极结构的半导体装置在其制造工艺的各种阶段的装置特性。
[0015]现在将参照附图说明书附图描述说明性实施例。在附图中，相似的附图标记通常表示相同的、功能相似的和/或结构相似的元件。
[0016]附图标记说明：
[0017]100：半导体装置
[0018]102P：p型场效晶体管
[0019]102N：n型场效晶体管
[0020]103P,103N：区域
[0021]104：基底
[0022]106P,106N：鳍结构
[0023]110P,110N：S/D区
[0024]112P,112N：栅极结构
[0025]114：栅极间隔物
[0026]116：浅沟槽隔离
[0027]117：蚀刻停止层
[0028]118：层间介电层
[0029]122P,122N：栅极氧化物结构
[0030]124P：p型功函数金属层
[0031]124N：n型功函数金属层
[0032]126P,126N：栅极金属填充层
[0033]128P,128N：IO层
[0034]130P,130N：偶极层
[0035]132P,132：第一金属氧化物层
[0036]133P,133：第二金属氧化物层
[0037]134P,134N,134N*,135P：第一高介电系数栅极介电层
[0038]134P*：第一层部分
[0039]136P,136N：第二高介电系数栅极介电层
[0040]138,139,140,142,144：轮廓
[0041]200,1600：方法
[0042]205,210,215,220,225,230,235,240,245,1605,1610,1615,1620,1625,1630,1635,1640,1645：操作
[0043]312P,312N：多晶硅结构
[0044]412P,412N：栅极开口
[0045]946：掺杂物源层
[0046]1426：导电层
[0047]1848：第一掺杂物源层
[0048]1850：第二掺杂物源层
[0049]A
‑
A,B
‑
B,C
‑
C：线
具体实施方式
[0050]以下的公开内容提供许多不同的实施例或范例，以实施本公开的不同部件。以下的公开内容叙述各个构件及其排列方式的特定范例，以简化说明。当然，这些特定的范例并非用以限定。例如，若是本公开书叙述了第一部件形成于第二部件之上或上方，即表示其可能包含上述第一部件与上述第二部件是直接接触的实施例，亦可能包含了有附加部件形成于上述第一部件与上述第二部件之间，而使上述第一部件与第二部件可能未直接接触的实施例。另外，以下公开书的不同范例中可能重复使用相同的参考符号及/或标记。这些重复为了简化与清晰的目的，并非用以限定所讨论的不同实施例及/或结构之间有特定的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体装置的制造方法，包括：在基底上形成鳍结构；在所述鳍结构上形成栅极开口；在所述鳍结构上形成界面氧化物层；在所述界面氧化物层上形成第一介电层；在所述界面氧化物层和所述第一介电层之间形成偶极层，其中所述偶极层包括彼此不同的第一金属和第二金属的离子，且其中所述第一金属和所述第二金属皆具有大于所述第一介电层的金属或半导体的电负值的电负值；在所述第一介电层上形成第二介电层；在所述第二介电层上形成功函数金属层；以及在所述功函数金属层上形成栅极金属填充层。2.如权利要求1所述的半导体装置的制造方法，其中形成所述偶极层包括：在所述界面氧化物层上形成第一金属氧化物层；及在所述第一金属氧化物层上形成第二金属氧化物层，其中所述第二金属氧化物层与所述第一金属氧化物层不同。3.如权利要求1所述的半导体装置的制造方法，其中形成所述偶极层包括沉积第一金属氧化物层和第二金属氧化物层于所述界面氧化物层上，且其中所述第一金属氧化物层和所述第二金属氧化物层的氧面密度皆大于所述第一介电层的氧面密度。4.如权利要求1所述的半导体装置的制造方法，其中形成所述偶极层包括：沉积第一金属氧化物层，所述第一金属氧化物层具有第一厚度；及沉积第二金属氧化物层，所述第二金属氧化物层具有小于所述第一厚度的第二金属氧化物层，其中所述第一金属氧化物层和所述第二金属氧化物层具有彼此不同的金属。5.一种半导体装置的制造方法，包括：在基底上形成第一鳍结构和第二鳍结构；分别在所述第一鳍结构和所述第二鳍结构上形成第一栅极开口和第二栅极开口；形成具有第一层部分和第二层部分的第一介电层，所述第一层部分和所述第二层部分分别形成在所述第一栅极开口和所述第二栅极开口中；用彼此不同的第一掺杂物和第二掺杂物选择性地掺杂所述第一层部分，其中所述多个第一掺杂物和所述多个第二掺杂物的电负值大于所述第一介电层的金属或半导体的电负值；用不同于所述多个第一掺杂物和所述多个第二掺杂物的第三掺杂物选择性地掺杂所述第二层部分，其中所述多个第三掺杂物的电负值小于所述第一介电层的所述金属或所...

【专利技术属性】
技术研发人员：张翔笔，程仲良，张毅敏，黄耀升，赵皇麟，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：