半导体元件及其形成方法技术

技术编号：36104460 阅读：5 留言：0更新日期：2022-12-28 14:04

一种半导体元件及其形成方法，半导体元件包括安装于基材上的第一半导体晶粒、安装于基材上且与第一半导体晶粒分离的第二半导体晶粒、在第一半导体晶粒与第二半导体晶粒之间且具有第一密度的第一介电材料、及第一介电材料中的第二介电材料柱，第二介电材料具有不同于第一密度的第二密度，且第二介电材料包括孔隙区。区。区。

全部详细技术资料下载

【技术实现步骤摘要】
半导体元件及其形成方法

[0001]本揭露是关于一种半导体元件，特别是关于一种半导体元件的形成方法。

技术介绍

[0002]由于各种电子组件(如晶体管、二极管、电阻器、电容器等)的集成密度不断提高，半导体行业不断发展。在大多数情况下，集成密度的提高来自于最小特征尺寸的连续减小，这允许更多的组件整合至给定面积中。
[0003]除了更小的电子组件外，对组件封装的改善旨在提供更小的半导体封装，比先前的封装占用更少的面积。半导体封装类型的实例包括四方扁平封装(quad flat pack，QFP)、插针网格阵列(pin grid array，PGA)、球栅阵列(ball grid array，BGA)、倒装晶片(flip chip，FC)、三维集成电路(three
‑
dimensional integrated circuit，3DIC)、晶圆级封装(wafer level package，WLP)、封装堆叠(package on package，PoP)、晶片上系统(System on Chip，SoC)或集成电路上系统(System on Integrated Circuit，SoIC)元件。这些三维元件(例如，3DIC、SoC、SoIC)中的一些是通过在半导体晶圆级上将晶片置放于半导体晶片上方来制备的。由于堆叠晶片之间的互连长度减小，这些三维元件提供了改善的集成密度及其他优势，诸如更快的速度及更高的带宽。然而，有许多与三维元件相关的挑战。

技术实现思路

[0004]于一些实施方...

【技术保护点】

【技术特征摘要】
1.一种半导体元件，其特征在于，包含：安装于一基材上的一第一半导体晶粒；安装于该基材上且与该第一半导体晶粒分离开的一第二半导体晶粒；在该第一半导体晶粒与该第二半导体晶粒之间且具有一第一密度的一第一介电材料；及该第一介电材料中的一第二介电材料柱，该第二介电材料具有不同于该第一密度的一第二密度，且该第二介电材料柱包括一孔隙区。2.如权利要求1所述的半导体元件，其特征在于，该第一半导体晶粒包含一第一半导体基材，且该第二半导体晶粒包含一第二半导体基材，且其中该第二介电材料柱的一最下表面在一高度处，该高度小于该第一半导体基材的一最上表面的一高度且小于该第二半导体基材的一最上表面的一高度。3.如权利要求1所述的半导体元件，其特征在于，该第一半导体晶粒包含一第一金属间介电层，且该第二半导体晶粒包含一第二金属间介电层，且其中该孔隙区在该孔隙区的一纵向上的一长度大于该第一金属间介电层的一厚度且大于该第二金属间介电层的一厚度。4.如权利要求1所述的半导体元件，其特征在于，进一步包含：安装于该基材上的一第三半导体晶粒，该第一半导体晶粒及该第二半导体晶粒安装于该第三半导体晶粒上；及该第三半导体晶粒上的一接合结构，该第一半导体晶粒及该第二半导体晶粒接合至该接合结构，且经由该接合结构电连接至该第三半导体晶粒。5.一种半导体元件的形成方法，其特征在于，包含以下步骤：将一第一半导体晶粒安装于一基材上；将一第二半导体晶粒安装于该基材上，使得该第一半导体晶粒与该第二半导体晶粒分离开；在该第一半导体晶粒与该第二半导体晶粒之间形成一第一介电材料层，该第一介电材料层具有一第一密度；及在该第一介电材料层中形成一第二介电材料层，该第二介电材料层具有不同于该第一密度的一第二密度，且该第二介电材料...

【专利技术属性】
技术研发人员：张任远，蔡子中，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：

全部详细技术资料下载我是这个专利的主人