一种SiC沟槽的刻蚀方法技术

本发明专利技术涉及一种SiC沟槽的刻蚀方法，属于半导体加工技术领域，用于解决刻蚀后沟槽的侧壁粗糙度远高于外延和抛光过的晶圆表面，过高的粗糙度会降低导电沟道的迁移率和栅氧可靠性的问题。所述方法包括：在碳化硅基质表面制备图形化的掩膜层；对所述掩膜层进行图形优化；利用所述图形优化后的掩膜层对所述碳化硅基质进行刻蚀。本发明专利技术提供的技术方案能够降低刻蚀后碳化硅的侧壁粗糙度和表面波纹度，并保证器件的电学性能。证器件的电学性能。证器件的电学性能。

【技术实现步骤摘要】
一种SiC沟槽的刻蚀方法


[0001]本专利技术涉及半导体加工
，尤其涉及一种SiC沟槽的刻蚀方法。

技术介绍

[0002]碳化硅(SiC)是第三代宽禁带半导体材料中的典型代表，由于其优异的物理化学特性，使其在高温、大功率应用中有着重要需求。
[0003]目前碳化硅的刻蚀技术是在碳化硅晶圆表面依次设置掩膜层和光刻胶层，再在光刻胶层上生成图案，之后经过两次刻蚀完成对碳化硅晶圆的加工。
[0004]然而，刻蚀后形成的侧壁粗糙度远高于外延和抛光过的晶圆表面，过高的粗糙度会降低导电沟道的迁移率和栅氧可靠性，进而影响器件的实际性能。

技术实现思路

[0005]鉴于上述的分析，本专利技术旨在提供一种SiC沟槽的刻蚀方法，以解决刻蚀后形成的侧壁粗糙度远高于外延和抛光过的晶圆表面，过高的粗糙度会降低导电沟道的迁移率和栅氧可靠性。
[0006]本专利技术的目的主要是通过以下技术方案实现的：
[0007]本专利技术实施例提供了一种SiC沟槽的刻蚀方法，包括：
[0008]在碳化硅基质表面制备图形化的掩膜层；
[0009]对所述掩膜层进行图形优化；
[0010]利用所述图形优化后的掩膜层对所述碳化硅基质进行刻蚀。
[0011]进一步地，步骤1、在碳化硅基质上制备掩膜层，沿远离碳化硅基质表面方向，所述掩膜层依次包括：第一掩膜介质层和第二掩膜介质层；
[0012]步骤2、对所述第二掩膜介质层进行图形化；
[0013]步骤3、以所述第二掩膜介质层为掩膜刻蚀所述第一掩膜介质层，将第二掩膜介质层上的图形传导转移到第一掩膜介质层上；完成第一掩膜介质层图形化后去除残留的第二掩膜介质层并清洗衬底；
[0014]步骤4、采用回流工艺对所述第一掩膜介质层形貌进行调整；
[0015]步骤5、以所述第一掩膜介质层为掩膜刻蚀碳化硅基质，形成所需的沟槽结构。
[0016]进一步地，所述第一掩膜介质层的材料为非晶体，所述第一掩膜介质层的回流温度小于所述碳化硅基质的晶型重构温度；
[0017]所述第一掩膜介质层与所述碳化硅基质的刻蚀选择比为2
‑
3。
[0018]进一步地，所述第一掩膜介质层的材料为磷硅玻璃或硼磷硅玻璃。
[0019]进一步地，所述第一掩膜介质层与所述第二掩膜介质层的厚度比为1:2
‑
1:3。
[0020]进一步地，所述第一掩膜介质层与所述碳化硅基质的刻蚀选择比为2
‑
3，所述第一掩膜介质层与所述碳化硅基质的厚度比为1:2。
[0021]进一步地，第一掩膜介质层的厚度为0.5μm
‑
0.6μm，第一掩膜层通过CVD工艺形成。
[0022]进一步地，第二掩膜介质层的厚度为1.2μm
‑
1.8μm，第二掩膜层通过旋涂固化方式形成。
[0023]进一步地，所述步骤4，包括：
[0024]在惰性气体和加热温度800℃
‑
1200℃的条件下，加热30min
‑
60min。
[0025]进一步地，所述回流后的第一掩膜介质层的底角不小于45
°
。
[0026]进一步地，刻蚀完成后，碳化硅的沟槽侧面垂直于沟槽底面。
[0027]进一步地，所述第一掩膜介质层晶型重构温度小于所述碳化硅基质的晶型重构温度；
[0028]所述第一掩膜介质层与所述碳化硅基质的刻蚀选择比为2
‑
3；
[0029]所述第一掩膜介质层的材料为具有多个晶型结构的晶体，且所述晶体在晶型重构过程中不熔化。
[0030]本专利技术能实现以下有益效果中的至少一个：
[0031]1、现有技术中通常采用刻蚀后处理工艺以降低刻蚀引入的粗糙度，本专利技术在完成碳化硅刻蚀前，通过回流的方法降低掩膜层侧壁粗糙度和表面波纹度，优化掩膜层上图形，避免刻蚀工艺的图形转移过程中掩膜侧壁波纹的传导，从而降低刻蚀后碳化硅的侧壁粗糙度和表面波纹度。相较于现有技术，本专利技术无需进行刻蚀后处理工艺，在刻蚀工艺中即可减少或完全避免刻蚀掩膜的侧壁粗糙度和表面波纹对SiC沟槽侧壁粗糙度的影响，本专利技术提供的碳化硅沟槽的刻蚀方法，能够改善刻蚀掩膜的侧壁粗糙度和表面波纹对SiC沟槽侧壁粗糙度的影响，节省刻蚀后处理工艺。
[0032]2、第一掩膜介质层的材料采用磷硅玻璃或硼磷硅玻璃，以使第一掩膜介质层的回流温度小于碳化硅基质的回流温度，第一掩膜介质层与碳化硅基质的刻蚀选择比为2:1
‑
3:1，既能保证刻蚀效果，又能在较低的温度下完成对掩膜层的回流操作。
[0033]3、在惰性气氛和加热温度800℃
‑
1200℃的条件下，加热30min
‑
60min，以保证掩膜层底角不小于45
°
，完成刻蚀后碳化硅的沟槽侧面垂直于沟槽底面，以保证器件的电学性能。
[0034]4、本专利技术提供的SiC沟槽的刻蚀方法可以有效降低由于刻蚀掩膜侧壁粗糙度和波纹度而引发的SiC刻蚀侧壁形貌粗糙度较大的问题，结合优化的刻蚀工艺可以最大化地减小SiC沟槽刻蚀后的侧壁粗糙度，从而减少对刻蚀后处理工艺的依赖，使得SiC衬底所经历的高温过程减少。一方面降低了高温工艺对表面材料结构破坏的风险，另一方面降低对工艺设备加工能力的要求，降低了工艺成本。
[0035]本专利技术的其他特征和优点将在随后的说明书中阐述，并且，部分的从说明书中变得显而易见，或者通过实施本专利技术而了解。本专利技术的目的和其他优点可通过在所写的说明书以及附图中所特别指出的结构来实现和获得。
附图说明
[0036]附图仅用于示出具体实施例的目的，而并不认为是对本专利技术的限制，在整个附图中，相同的参考符号表示相同的部件。
[0037]图1为本专利技术实施例提供的第一掩膜介质层回流前后的结构示意图；
[0038]图2为图1中C部的局部放大图；
[0039]图3为本专利技术实施例提供的一种SiC沟槽的刻蚀方法的流程图；
[0040]图4为本专利技术实施例提供的SiC沟槽刻蚀工艺的掩膜结构示意图；
[0041]图5为对比例的SiC刻蚀侧壁形貌电镜图；
[0042]图6为实施例1
‑
5的SiC刻蚀侧壁形貌电镜图。
[0043]附图标记：
[0044]1‑
第一掩膜介质层；2
‑
碳化硅基质；3
‑
第二掩膜介质层；A
‑
回流前掩膜的底角；B
‑
回流后掩膜的底角。
具体实施方式
[0045]以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。
[0046]在碳化硅器件中，MOSFET(Metal...

【技术保护点】

【技术特征摘要】
1.一种SiC沟槽的刻蚀方法，其特征在于，包括：在碳化硅基质表面制备图形化的掩膜层；对所述掩膜层进行图形优化；利用所述图形优化后的掩膜层对所述碳化硅基质进行刻蚀。2.根据权利要求1所述的方法，其特征在于，包括：步骤1、在碳化硅基质上制备掩膜层，沿远离碳化硅基质表面方向，所述掩膜层依次包括：第一掩膜介质层和第二掩膜介质层；步骤2、对所述第二掩膜介质层进行图形化；步骤3、以所述第二掩膜介质层为掩膜刻蚀所述第一掩膜介质层，将第二掩膜介质层上的图形传导转移到第一掩膜介质层上；完成第一掩膜介质层图形化后去除残留的第二掩膜介质层并清洗衬底；步骤4、采用回流工艺对所述第一掩膜介质层形貌进行调整；步骤5、以所述第一掩膜介质层为掩膜刻蚀碳化硅基质，形成所需的沟槽结构。3.根据权利要求2所述的方法，其特征在于，所述第一掩膜介质层的材料为非晶体，所述第一掩膜介质层的回流温度小于所述碳化硅基质的晶型重构温度；所述第一掩膜介质层与所述碳化硅基质的刻蚀选择比为2
‑
3。4.根据权利要求3所述的方法，其特征在于，所述第一掩膜介质层的材料为磷硅玻璃或硼磷硅玻璃。5.根据权利要求1
...

【专利技术属性】
技术研发人员：杨成樾，刘新宇，白云，王臻星，韩忠霖，汤益丹，陈宏，田晓丽，陆江，郝继龙，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：