一种微显示无源阵列的显示驱动系统及方法技术方案

本申请提供一种微显示无源阵列的显示驱动系统及方法。所述显示驱动系统包括SRAM单元和DAM单元，DAM单元包括至少一个取用匹配模块，取用匹配模块的数量用于反映微显示无源阵列中同时发光的发光像素点的行数，取用匹配模块用于从SRAM单元中读取对应行各个发光像素点的发光数据，以及将对应行各个发光像素点的发光数据与预设的搜索信号进行匹配，并输出对应行各个发光像素点的脉冲宽度调制PWM信号。整个系统采用DAM单元可以将数据取用和信号调制合二为一，晶体管的数量大幅减小，进而面积大幅减小，同时功耗也较低，使得显示驱动系统中可以在整体小尺寸的限制下，同时驱动更多行的发光像素点进行发光，无源阵列显示性能较佳。佳。佳。

【技术实现步骤摘要】
一种微显示无源阵列的显示驱动系统及方法


[0001]本申请涉及无源阵列显示驱动
，特别涉及一种微显示无源阵列的显示驱动系统及方法。

技术介绍

[0002]微显示阵列（也可称为微显示屏）是指集成的发光像素点阵，其中，发光像素点阵的间距只有微米量级。显示驱动单元用于根据微显示阵列中各个发光像素点的显示亮度数据，生成各个发光像素点的发光驱动信号，以驱动微显示阵列发光。微显示阵列可以分为有源阵列和无源阵列两种类型，有源阵列中各个发光像素点与对应的显示驱动单元是集成为一体的，而无源阵列中各个发光像素点和对应的显示驱动单元是分离的，发光像素点阵与显示驱动单元分别自成一体。
[0003]一般实现时，无源阵列为独立的显示屏幕，例如，可以采用GaN（氮化镓）工艺集成的微米级LED（light
‑
emitting diode，发光二极管）发光像素阵列（简称Micro
‑
LED点阵）芯片。显示驱动单元为独立的电路部件，例如，可以采用CMOS（Complementary Metal Oxide Semiconductor，互补金属氧化物半导体）工艺设计的显示驱动芯片。在无源阵列与显示驱动单元连接时，连接端口的数量取决于无源阵列的分辨率大小，例如，对于分辨率为640
×
480的无源阵列，共需要640个列连接端口和480个行连接端口。由于连接端口数量巨大，因此无源阵列与显示驱动单元通常采用芯片对芯片（die
‑
to
‑
die）堆叠封装键合技术连接成一体。
[0004]由于堆叠封装键合的过程中两个芯片的焊盘需要一一对应，因此两个芯片的尺寸需相同，也就是说，显示驱动单元的尺寸由无源阵列的尺寸所决定。由于微显示无源阵列的尺寸通常较小，因此对于常规的显示驱动单元而言，较小的尺寸会使得显示驱动单元无法驱动无源阵列的多行发光像素点同时进行发光，从而影响无源阵列的显示性能。

技术实现思路

[0005]本申请提供了一种微显示无源阵列的显示驱动系统及方法，可用于解决现有的显示驱动系统受小尺寸的限制，无法驱动无源阵列的多行发光像素点同时进行发光，无源阵列显示性能较差的技术问题。
[0006]第一方面，本申请实施例提供一种微显示无源阵列的显示驱动系统，用于驱动微显示无源阵列发光，所述微显示无源阵列包括多个发光像素点，所述显示驱动系统包括：静态随机存取存储器SRAM单元；所述SRAM单元用于存储所述微显示无源阵列中各个发光像素点的发光数据；数据可寻址存储器DAM单元；所述DAM单元包括至少一个取用匹配模块，每个取用匹配模块的第一输入端与所述SRAM单元的输出端耦接，所述取用匹配模块的输出端与所述微显示无源阵列耦接；所述取用匹配模块的数量用于反映所述微显示无源阵列中同时发光的发光像素点的行数，所述取用匹配模块用于从所述SRAM单元中读取对应行各个发光像素
点的发光数据，以及将对应行各个发光像素点的发光数据与预设的搜索信号进行匹配，并输出对应行各个发光像素点的脉冲宽度调制PWM信号。
[0007]结合第一方面，在第一方面的一种可实现方式中，所述取用匹配模块包括：锁存器；所述锁存器的输入端被配置为所述第一输入端，所述锁存器用于从所述SRAM单元中读取并暂存对应行各个发光像素点的发光数据；逻辑门阵列；所述逻辑门阵列包括多个逻辑门，所述逻辑门的数量与所述微显示无源阵列中每行发光像素点的数量相同；其中，每个所述逻辑门包括第一输入端口、第二输入端口和输出端口，所述第一输入端口与所述锁存器的输出端耦接，所述第二输入端口耦接所述搜索信号的输入端口，所述逻辑门的输出端口耦接对应的发光像素点的PWM信号的输出端口。
[0008]结合第一方面，在第一方面的一种可实现方式中，所述逻辑门为与非门。
[0009]结合第一方面，在第一方面的一种可实现方式中，所述取用匹配模块包括：位比特单元阵列；所述位比特单元阵列的输入端被配置为所述第一输入端，所述位比特单元阵列包括多个位比特单元，所述位比特单元阵列用于从所述SRAM单元中读取并暂存对应行各个发光像素点的发光数据，所述位比特单元的数量与对应行的发光像素点的数量相同；线与非逻辑电路阵列；所述线与非逻辑电路阵列包括多个线与非逻辑电路，所述线与非逻辑电路与所述位比特单元一一对应；其中，每个所述线与非逻辑电路包括第一晶体管、第二晶体管和第三晶体管，所述第一晶体管的源极耦接对应的位比特单元的输出端和所述第二晶体管的栅极，所述第一晶体管的栅极耦接对应的字线，所述第一晶体管的漏极耦接对应的位线；所述第二晶体管的源极耦接工作电压，所述第二晶体管的漏极耦接所述第三晶体管的源极；所述第三晶体管的栅极耦接所述搜索信号的输入端口，所述第三晶体管的漏极耦接对应的发光像素点的PWM信号的输出端口。
[0010]结合第一方面，在第一方面的一种可实现方式中，所述第一晶体管、所述第二晶体管和所述第三晶体管均为N型MOS晶体管。
[0011]结合第一方面，在第一方面的一种可实现方式中，所述DAM单元还包括第一时钟模块，所述第一时钟模块用于接收时钟信号。
[0012]第二方面，本申请实施例提供一种微显示无源阵列的显示驱动系统，用于驱动微显示无源阵列发光，所述微显示无源阵列包括多个发光像素点，所述显示驱动系统包括：静态随机存取存储器SRAM单元、搜索数据单元和匹配数据单元；所述SRAM单元包括地址译码单元、存储数据驱动单元、DAM单元和灵敏放大单元，所述DAM单元的输入端分别与所述地址译码单元的输出端口、所述存储数据驱动单元的输出端口以及所述搜索数据单元的输出端口耦接，所述DAM单元的输出端分别与所述灵敏放大单元的输入端和所述匹配数据单元的输入端耦接；所述DAM单元包括至少一个取用匹配模块，所述取用匹配模块的数量用于反映所述微显示无源阵列中同时发光的发光像素点的行数，所述取用匹配模块用于根据所述地址译码单元和所述存储数据驱动单元的输出，获取所述微显示无源阵列中对应行各个发光像素点的发光数据，以及将对应行各个发光像素点的发光数据与所述搜索数据单元输出的搜
索信号进行匹配，并通过所述匹配数据单元输出对应行各个发光像素点的脉冲宽度调制PWM信号。
[0013]结合第二方面，在第二方面的一种可实现方式中，每个所述取用匹配模块包括多个位比特单元以及与每个位比特单元对应的线与非逻辑电路；所述位比特单元的数量与对应行的发光像素点的数量相同，所述位比特单元用于根据所述地址译码单元和所述存储数据驱动单元的输入，暂存所述微显示无源阵列中对应发光像素点的发光数据；每个所述线与非逻辑电路包括第四晶体管和第五晶体管，所述第四晶体管的栅极耦接对应的位比特单元的输出端，所述第四晶体管的源极耦接工作电压，所述第四晶体管的漏极耦接所述第五晶体管的源极，所述第五晶体管的栅极耦接所述搜索数据单元的输出端，所述第五晶体管的漏极耦接所述匹配数据单元的输入端。
[0014]第三方面，本申请实施例提供一种微显示无源阵列的显示驱动方法，应用于如第一方面及第本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种微显示无源阵列的显示驱动系统，用于驱动微显示无源阵列发光，所述微显示无源阵列包括多个发光像素点，其特征在于，所述显示驱动系统包括：静态随机存取存储器SRAM单元；所述SRAM单元用于存储所述微显示无源阵列中各个发光像素点的发光数据；数据可寻址存储器DAM单元；所述DAM单元包括至少一个取用匹配模块，每个取用匹配模块的第一输入端与所述SRAM单元的输出端耦接，所述取用匹配模块的输出端与所述微显示无源阵列耦接；所述取用匹配模块的数量用于反映所述微显示无源阵列中同时发光的发光像素点的行数，所述取用匹配模块用于从所述SRAM单元中读取对应行各个发光像素点的发光数据，以及将对应行各个发光像素点的发光数据与预设的搜索信号进行匹配，并输出对应行各个发光像素点的脉冲宽度调制PWM信号。2.根据权利要求1所述的系统，其特征在于，所述取用匹配模块包括：锁存器；所述锁存器的输入端被配置为所述第一输入端，所述锁存器用于从所述SRAM单元中读取并暂存对应行各个发光像素点的发光数据；逻辑门阵列；所述逻辑门阵列包括多个逻辑门，所述逻辑门的数量与所述微显示无源阵列中每行发光像素点的数量相同；其中，每个所述逻辑门包括第一输入端口、第二输入端口和输出端口，所述第一输入端口与所述锁存器的输出端耦接，所述第二输入端口耦接所述搜索信号的输入端口，所述逻辑门的输出端口耦接对应的发光像素点的PWM信号的输出端口。3.根据权利要求2所述的系统，其特征在于，所述逻辑门为与非门。4.根据权利要求1所述的系统，其特征在于，所述取用匹配模块包括：位比特单元阵列；所述位比特单元阵列的输入端被配置为所述第一输入端，所述位比特单元阵列包括多个位比特单元，所述位比特单元阵列用于从所述SRAM单元中读取并暂存对应行各个发光像素点的发光数据，所述位比特单元的数量与对应行的发光像素点的数量相同；线与非逻辑电路阵列；所述线与非逻辑电路阵列包括多个线与非逻辑电路，所述线与非逻辑电路与所述位比特单元一一对应；其中，每个所述线与非逻辑电路包括第一晶体管、第二晶体管和第三晶体管，所述第一晶体管的源极耦接对应的位比特单元的输出端和所述第二晶体管的栅极，所述第一晶体管的栅极耦接对应的字线，所述第一晶体管的漏极耦接对应的位线；所述第二晶体管的源极耦接工作电压，所述第二晶体管的漏极耦接所述第三晶体管的源极；所述第三晶体管的栅极耦接所述搜索信号的输入端口，所述第三晶体管的漏极耦接对应的发光像素点的PWM信号的输出端口。5.根据权利要求4所述的系统，其特征在于，所述第一晶体管、所述第二晶体管和所述第三晶体管均为N型MOS晶体管。6.根据权利要求1至5任一项所述的系统，其特征在于，所述DAM单元还包括第一时钟模块，所述第一时钟模块用于接收时钟信号。...

【专利技术属性】
技术研发人员：颜峻，郑丽桑，沈忱，
申请(专利权)人：苏州珂晶达电子有限公司，
类型：发明
国别省市：