一种FPGA多通道高速信号采集处理模块制造技术

本发明专利技术公开了一种FPGA多通道高速信号采集处理模块，包括ARM主控单元、FPGA单元、多通道高速通信单元和寄存器单元，以及若干个通信单元，其中ARM主控单元包括FSMC控制器；所述通信单元包括多个RS232通信单元、多个RS422通信单元和多个RS485通信单元，其中，RS232通信单元为一组，RS422通信单元为一组，RS485通信单元为一组；所述FPGA单元包括FIFO缓冲单元和寄存器单元；所述多通道高速通信单元包括：多个传输处理单元，以及多个采集控制单元，每个所述采集控制单元包括多个ADC采集通道、多个调理电路和对应FPGA单元，以及多个传感器模块。本发明专利技术实现的多功能通信模块数据传输的速率得到了提高，并且在保障高速传输的同时，传输质量也得到进一步提高。质量也得到进一步提高。质量也得到进一步提高。

【技术实现步骤摘要】
一种FPGA多通道高速信号采集处理模块


[0001]本专利技术涉及信号处理
，具体为一种FPGA多通道高速信号采集处理模块。

技术介绍

[0002]目前通信设备所处环境较为复杂，不同设备以及各设备间的通信接口包括RS485、RS422以及RS232等。随着ARM、FPGA现场可编辑逻辑门阵列和DSP数字信号处理技术的不断发展和应用，信号数据采集处理技术得到迅猛发展。近年来，随着行业的不断发展，对通信安全性和可靠性的要求越来越高，同时各种监测仪器的通信接口还需与待测部件或通信总线的通信接口相匹配。目前能够达到该要求的多通道高速信号采集处理模块较为稀少。
[0003]多通道高速信号采集处理模块在保障各类通信设备在正常进行数据传输的同时还能满足高速信号对多通道拓展的要求，有效组成较大型信号采集系统，但信号采集处理系统除了必须具有信号采集、实时处理、数字滤波器带宽选择、用户交互参数设置等功能外，还有支持多系统或者多通道之间同步采集、数据稳定通信传输等功能，为此，我们提出一种FPGA多通道高速信号采集处理模块。

技术实现思路

[0004]本专利技术的目的在于提供一种FPGA多通道高速信号采集处理模块，解决了现有的问题。
[0005]为实现上述目的，本专利技术提供如下技术方案：一种FPGA多通道高速信号采集处理模块，包括ARM主控单元、FPGA单元、多通道高速通信单元和寄存器单元，以及若干个通信单元，其中ARM主控单元包括FSMC控制器；所述通信单元包括多个RS232通信单元、多个RS422通信单元和多个RS485通信单元，其中，RS232通信单元为一组，RS422通信单元为一组，RS485通信单元为一组；所述FPGA单元包括FIFO缓冲单元和寄存器单元；所述多通道高速通信单元包括：多个传输处理单元，以及多个采集控制单元，每个所述采集控制单元包括多个ADC采集通道、多个调理电路和对应FPGA单元，以及多个传感器模块。
[0006]优选的，所述RS232通信单元还与ARM单片机连接，所述RS422通信单元还与ARM单片机连接，所述RS485通信单元还与ARM单片机连接，所述RS232通信单元、RS422通信单元和RS485通信单元与ARM单片机之间均采用串口通信；所述RS232通信单元用于与外部的RS232接口连接，所述RS422通信单元用于与外部的RS422接口连接，所述RS485通信单元用于与外部的RS485接口连接。
[0007]优选的，所述FIFO缓存单元对应为3组，每组所述FIFO缓冲单元存大小为2K，所述寄存器单元包括可拓展的多个16位寄存器，并且在内部采用功能存储分段空间管理技术，实行多通道高速通信单元通信，寄存器分段以实行对不同通道单元的数据通信控制。
[0008]优选的，所述寄存器单元分别与FIFO缓存单元和FSMC控制器连接，所述寄存器单
元、FIFO缓冲单元与多通道高速通信单元连接，所述FIFO缓存单元用于对外部接口传输至通信单元的数据进行缓存，以及用于对外部的接口传输至通信单元的数据进行缓存。
[0009]优选的，多个所述ADC采集通道与所述通信连接， 所述FPGA单元通过多通道SPI总线与所述传输处理单元电连接；多个所述传感器模块各自与调理电路相连接，对应FPGA单元与传感器模块通信连接。
[0010]与现有技术相比，本专利技术的有益效果如下：本专利技术缩小电路体积、降低了硬件成本，同时又保证串口稳定可靠通信，充分利用FPGA并行处理运行速度快、拥有片内振荡器、片内资源丰富的特点。
[0011]本专利技术设置的多通道高速信号采集处理模块通过异步FIFO缓存功能将寄存器单元与多通道高速通信模块相连接，协调工作，共同实现功能，并且通过SPI总线控制，在指令接受和控制模块控制下FPGA内指令分配整合数据,实现对高速信号进行多通道的采集处理，FPGA单元采用寄存器的控制方式，即通过FPGA单元内部的寄存器单元实现数据的存储，通过ARM主控单元自带的FSMC控制器对ARM主控单元与寄存器单元的地址、数据、读写、使能等进行控制，由此完成数据的收发；此外由于数据量较大，会存在ARM主控单元与FPGA单元之间传输速率不匹配的问题，通过在FPGA单元内建立FIFO缓存单元，以解决上述传输速率不匹配的问题；本专利技术相比传统并行或串行的通信方式，本专利技术实现的多功能通信模块数据传输的速率得到了提高，并且在保障高速传输的同时，传输质量也得到进一步提高。
附图说明
[0012]图1为本专利技术提供的系统连接图；图2为本专利技术提供的多通道高速通信单元结构图；图3为本专利技术提供的传输处理单元结构图；图4为本专利技术提供的FPGA内部结构图；图5为本专利技术提供的多通道高速信号处理采集方法流程图。
具体实施方式
[0013]下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。
[0014]如图1、图2、图3和图4所示，一种FPGA多通道高速信号采集处理模块，包括ARM主控单元、FPGA单元、多通道高速通信单元和寄存器单元，以及若干个通信单元，其中ARM主控单元包括FSMC控制器；所述通信单元包括多个RS232通信单元、多个RS422通信单元和多个RS485通信单元，其中，RS232通信单元为一组，RS422通信单元为一组，RS485通信单元为一组；所述RS232通信单元还与ARM单片机连接，所述RS422通信单元还与ARM单片机连接，所述RS485通信单元还与ARM单片机连接，所述RS232通信单元、RS422通信单元和RS485通信单元与ARM单片机之间均采用串口通信；所述RS232通信单元用于与外部的RS232接口连接，所述RS422通信单元用于与外
部的RS422接口连接，所述RS485通信单元用于与外部的RS485接口连接；所述FPGA单元包括FIFO缓冲单元和寄存器单元，所述寄存器单元分别与FIFO缓存单元和FSMC控制器连接，所述寄存器单元、FIFO缓冲单元与多通道高速通信单元连接，所述FIFO缓存单元用于对外部接口传输至通信单元的数据进行缓存，以及用于对外部的接口传输至通信单元的数据进行缓存，所述FIFO缓存单元对应为3组，每组所述FIFO缓冲单元存大小为2K，所述寄存器单元包括可拓展的多个16位寄存器，并且在内部采用功能存储分段空间管理技术，实行多通道高速通信单元通信，寄存器分段以实行对不同通道单元的数据通信控制；所述多通道高速通信单元包括：多个传输处理单元，以及多个采集控制单元，每个所述采集控制单元包括多个ADC采集通道、多个调理电路和对应FPGA单元，以及多个传感器模块，可实现了各设备，通信总线通信的数据通信，本专利技术实现的多功能通信模块具备较强的通用性，并兼具小型化和轻型化。
[0015]如图2、图3和图4所示，进一步的，多个所述ADC采集通道与所述通信连接， 所述FPGA单元通过多通道SPI总线与所述传输处理单元电连接，多通道SPI总线可以分别传输多本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种FPGA多通道高速信号采集处理模块，其特征在于，包括ARM主控单元、FPGA单元、多通道高速通信单元和寄存器单元，以及若干个通信单元，其中ARM主控单元包括FSMC控制器；所述通信单元包括多个RS232通信单元、多个RS422通信单元和多个RS485通信单元，其中，RS232通信单元为一组，RS422通信单元为一组，RS485通信单元为一组；所述FPGA单元包括FIFO缓冲单元和寄存器单元；所述多通道高速通信单元包括：多个传输处理单元，以及多个采集控制单元，每个所述采集控制单元包括多个ADC采集通道、多个调理电路和对应FPGA单元，以及多个传感器模块。2.根据权利要求1所述的一种FPGA多通道高速信号采集处理模块，其特征在于，所述RS232通信单元还与ARM单片机连接，所述RS422通信单元还与ARM单片机连接，所述RS485通信单元还与ARM单片机连接，所述RS232通信单元、RS422通信单元和RS485通信单元与ARM单片机之间均采用串口通信；所述RS232通信单元用于与外部的RS232接口连接，所述RS422通信单元用于与外部...

【专利技术属性】
技术研发人员：李怀良，干超迪，何昕，
申请(专利权)人：成都理工大学，
类型：发明
国别省市：