一种多相控制系统的最大导通时间触发电路技术方案

一种多相控制系统的最大导通时间触发电路，其特征在于：所述电路应用于所述多相控制系统的每一副相中，并包括相位延迟单元、脉冲发生单元和输出单元；其中，所述相位延迟单元，生成前一相脉冲调制信号的第一延迟，并将所述第一延迟发送给所述输出单元；所述脉冲发生单元，基于前一相脉冲调制信号的第二延迟实现对当前相的所述最大导通时间限制，并将所述最大导通时间限制发送给所述输出单元；所述输出单元，根据所述第一延迟和所述最大导通限制，同时实现对当前相的脉宽调制信号的相间延迟控制和最大导通时间限制。本发明专利技术思路清晰，方法简便，合理设计第二延迟时间，在防止大占空比下相位延迟异常，同时防止输出电压产生较大的负冲。负冲。负冲。

【技术实现步骤摘要】
一种多相控制系统的最大导通时间触发电路


[0001]本专利技术涉及集成电路领域，更具体的，涉及一种多相控制系统的最大导通时间触发电路。

技术介绍

[0002]多相电压转换器(本专利技术中也称多相控制系统)通常由一组并联的功率级器件构成，每一路转换器都存在独立的电感和功率器件以实现独立的电压控制，多路合并后被称为多相位，通过多相位并联的方式，各个相位以等间隔不断切换，并执行相应的电压转换功能。与普通的单相电压转换器相比，多相电压转换器能够减少输出电容，在负载电流加大的情况下提高电路的热性能和效率，改善负载瞬态过程中输出的过冲和俯冲，具有良好的输出特性，因此得到了广泛的应用。
[0003]受到该转换器后级负载的影响，当发生较轻负载向较重负载快速切换时，多相控制系统的输出电压会发生欠冲。此时，由于输出端电压下降，且为了给系统输出端提供足够的能量，误差放大器的输出电压EAO会在负载切换的较短时间内快速上升，并使得多相中的电感峰值电流顺次升高。
[0004]由于多相中电感峰值电流的提升时间被延长，这使得电路中某一相的上功率管的导通时间被大幅延长，结果将会导致后一相的下管持续导通，产生了较大的负向电流，并最终导致输出电压的整体调节过程变慢，输出电压欠冲过大。
[0005]针对上述问题，本专利技术提供了一种多相控制系统的最大导通时间触发电路。

技术实现思路

[0006]为解决现有技术中存在的不足，本专利技术提供一种多相控制系统的最大导通时间触发电路，在实现相位延迟的同时提供每相中下功率管的最大导通时间限制，从而提高负载切换时电路的响应速度。
[0007]本专利技术采用如下的技术方案。
[0008]本专利技术第一方面，涉及一种多相控制系统的最大导通时间触发电路，电路应用于多相控制系统的每一副相中，并包括相位延迟单元、脉冲发生单元和输出单元；其中，相位延迟单元，生成前一相脉冲调制信号的第一延迟，并将第一延迟发送给输出单元；脉冲发生单元，基于前一相脉冲调制信号的第二延迟实现对当前相的最大导通时间限制，并最大导通时间限制发送给输出单元；输出单元，根据第一延迟和最大导通限制，同时实现对当前相的脉宽调制信号的相间延迟控制和最大导通时间限制。
[0009]优选的，相位延迟单元，包括D触发器和第一延迟电路；其中，D触发器的时钟端与前一相脉冲调制信号连接，复位端接收当前相脉冲调制信号的反馈，D端与Q逆端连接，Q端与第一延迟电路的输入端连接；第一延迟电路的频率选择端接入频率选择信号，输出端与输出单元连接。
[0010]优选的，脉冲发生单元包括非门、与门、第二延迟电路和脉冲延迟电路；其中，非门
的输入端作为脉冲发生单元的输入端，输出端与与门的第一输入端连接；与门的第二输入端与前一相的脉宽调制信号连接，输出端与第二延迟电路的输入端连接；第二延迟电路的频率选择端接入频率选择信号，输出端连接脉冲延迟电路的输入端；脉冲延迟电路的输出端分别与脉冲延迟电路的输入端、输出单元连接。
[0011]输出单元包括或门和RS触发器；其中，或门的第一、第二输入端分别连接相位延迟单元和脉冲发生单元的输出端，输出端与RS触发器的S端连接；RS触发器的R端接入电感电流峰值信号，Q端输出当前相的脉冲宽度调制信号。
[0012]优选的，第一延迟电路的延迟时间为T/N，第二延迟电路的延迟时间为T；其中，T为多相控制系统稳态运行的周期，N为多相控制系统的相数。
[0013]本专利技术的有益效果在于，与现有技术相比，一种多相控制系统的最大导通时间触发电路，在实现相位延迟的同时提供每相中下功率管的最大导通时间限制，从而提高负载切换时电路的响应速度。本专利技术思路清晰，方法简便，通过合理设计第二延迟电路的延迟时间，在防止大占空比条件下相位延迟异常的同时，也确保了下管导通时间不会过长，防止输出电压产生较大的负冲。
附图说明
[0014]图1为现有技术中一种多相控制系统中PWM信号发生原理示意图；
[0015]图2为现有技术中一种脉宽调制信号发生单元的电路结构示意图；
[0016]图3为现有技术中一种脉宽调制信号发生单元导致输出欠冲的时序原理图；
[0017]图4为本专利技术一种多相控制系统的最大导通时间触发电路的结构示意图；
[0018]图5为本专利技术一种多相控制系统的最大导通时间触发电路克服输出欠冲的时序原理图；
[0019]图6为本专利技术一种多相控制系统的最大导通时间触发电路中相关信号的时序图。
具体实施方式
[0020]为使本专利技术的目的、技术方案和优点更加清楚，下面将结合本专利技术实施例中的附图，对本专利技术的技术方案进行清楚、完整地描述。本申请所描述的实施例仅仅是本专利技术一部分的实施例，而不是全部实施例。基于本专利技术精神，本领域普通技术人员在没有作出创造性劳动前提下所获得的有所其它实施例，都属于本专利技术的保护范围。
[0021]图1为现有技术中一种多相控制系统中PWM信号发生原理示意图。如图1所示，在多相控制系统中，主相回路的PWM信号是基于误差放大器的输出信号EAO与电感电流采样信号iL1之间的比较实现的。当电感电流采样信号达到了EAO的电压水平，就会对PWM<1>进行翻转，使处于高电平状态下的PWM<1>信号降低为低电平。而PWM<1>信号的上升沿则是通过COT(Constant Off
‑
time，固定关断时间)的方式实现的。
[0022]图2为现有技术中一种脉宽调制信号发生单元的电路结构示意图。如图2所示，多相控制单元的每个副相都通过其前一相的脉宽调制信号来实现当前相脉宽调制信号的生成。在每个副相中，都存在一个D触发器、一个延迟电路和一个RS触发器；其中，D触发器的时钟端与前一相的脉宽调制信号连接，复位端接收当前相的脉宽调制信号的反馈，Q逆端与D端连接，Q端与延迟电路的输入端连接。另外，延迟电路的频率选择端接入频率选择信号，输
出端与RS触发器的S端连接。RS触发器的R端与电感电流峰值脉冲信号连接，Q端作为当前相的脉宽调制信号。
[0023]图3为现有技术中一种脉宽调制信号发生单元导致输出欠冲的时序原理图。如图3所示，具体来说，以三相控制系统为例，当PWM<3>处于开下管状态，并且前一相处于长时间开上管的状态下，PWM<2>没有产生由低翻高的边沿，即第二相无法触发第三相关下管开上管。
[0024]在上述多相控制电路中，当发生较轻负载切换到较重负载的情况，随着电感电流的上升，如果前一相处于长时间开上管的状态，就不会产生后一相关下管开上管的信号，结果将会导致后一相一直处于开下管的状态，将会产生较大的负电流(也就是图3中的Large Negative Current)，从而使得输出电压的调节变得缓慢，输出电压欠冲更大，为了解决上述问题我们需要根据电路所处的工作状态，限制多相控制系统的上管关断时间，也就是下本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种多相控制系统的最大导通时间触发电路，其特征在于：所述电路应用于所述多相控制系统的每一副相中，并包括相位延迟单元、脉冲发生单元和输出单元；其中，所述相位延迟单元，生成前一相脉冲调制信号的第一延迟，并将所述第一延迟发送给所述输出单元；所述脉冲发生单元，基于前一相脉冲调制信号的第二延迟实现对当前相的所述最大导通时间限制，并将所述最大导通时间限制发送给所述输出单元；所述输出单元，根据所述第一延迟和所述最大导通限制，同时实现对当前相的脉宽调制信号的相间延迟控制和最大导通时间限制。2.根据权利要求1中所述的一种多相控制系统的最大导通时间触发电路，其特征在于：所述相位延迟单元，包括D触发器和第一延迟电路；其中，所述D触发器的时钟端与所述前一相脉冲调制信号连接，复位端接收当前相脉冲调制信号的反馈，D端与Q逆端连接，Q端与所述第一延迟电路的输入端连接；所述第一延迟电路的频率选择端接入频率选择信号，输出端与所述输出单元连接。3.根据权利要求2中所述的一种多相控制系统的最大导通时间触发电路，其特征在于：所述脉冲发...

【专利技术属性】
技术研发人员：贾孟尧，张维维，杨晨，
申请(专利权)人：骏盈半导体上海有限公司，
类型：发明
国别省市：