线路板、接点排列、及电子总成制造技术

本发明专利技术公开一种线路板、接点排列、及电子总成，其中该线路板具有一表面及位于表面的一接点排列。接点排列包括多个接点。这些接点交错地排列。这些接点包括多个第一接地接点、多个第一信号接点以及多个第二信号接点。这些接地接点沿着一第一直线排列。这些第一信号接点排列在第一直线的一侧，且相邻的两个第一信号接点组成一第一信号接点对。这些第二信号接点排列在第一直线的另一侧，且相邻的两个第二信号接点组成一第二信号接点对，其中该第一信号接点对的传输方向与该第二信号接点对的传输方向不同。方向不同。方向不同。

【技术实现步骤摘要】
线路板、接点排列、及电子总成


[0001]本专利技术涉及一种线路板，且特别涉及一种线路板、接点排列及电子总成。

技术介绍

[0002]半导体芯片封装具有多种型态，包括平面网格阵列(Land grid array,简称LGA)、插针网格阵列(Pin grid array,简称PGA)以及球栅网格阵列(Ball grid array,简称BGA)，其都为将多个接点以面阵列的形式排列在芯片封装元件的底部。目前电脑的中央处理器(CPU)已广泛地采用以上三种面阵列的封装型态，其中LGA封装型态及PGA封装型态需经由对应的插座电连接器(socket electrical connector)来组装在电脑的主机板上，而BGA封装型态则直接焊接在电脑的主机板上。虽然面阵列可提供较高的接点密度，但信号接点之间交错排列容易造成信号之间的串扰(Cross talk)。

技术实现思路

[0003]本专利技术提供一种线路板，用以改善信号传输的品质。
[0004]本专利技术提供一种电子总成，用以改善信号传输的品质。
[0005]本专利技术提供一种接点排列，用以改善信号传输的品质。
[0006]本专利技术的另一实施例的线路板包括一表面以及位于表面的一接点排列。接点排列包括多个接点。这些接点交错地排列。这些接点包括多个第一接地接点、多个第一信号接点以及多个第二信号接点。这些接地接点沿着一第一直线排列。这些第一信号接点排列在第一直线的一侧，且相邻的两个第一信号接点组成一第一信号接点对。这些第二信号接点排列在第一直线的另一侧，且相邻的两个第二信号接点组成一第二信号接点对，其中该第一信号接点对的传输方向与该第二信号接点对的传输方向不同。
[0007]本专利技术的另一实施例的电子总成包括一主机板、组装在主机板上的多个中央处理器元件及组装在主机板上的多个非中央处理器元件。这些中央处理器元件的每一个具有一表面及位于表面的一接点排列。接点排列包括多个接点。这些接点交错地排列。这些接点包括多个第一接地接点、多个第一信号接点以及多个第二信号接点。这些接地接点沿着一第一直线排列。这些第一信号接点排列在第一直线的一侧，且相邻的两个第一信号接点组成一第一信号接点对。这些第二信号接点排列在第一直线的另一侧，且相邻的两个第二信号接点组成一第二信号接点对，其中该第一信号接点对的传输方向与该第二信号接点对的传输方向不同。
[0008]本专利技术的一实施例的接点排列包括多个接点。这些接点交错地排列。这些接点包括多个第一接地接点、多个第一信号接点以及多个第二信号接点。这些接地接点沿着一第一直线排列。这些第一信号接点排列在第一直线的一侧，且相邻的两个第一信号接点组成一第一信号接点对。这些第二信号接点排列在第一直线的另一侧，且相邻的两个第二信号接点组成一第二信号接点对，其中该第一信号接点对的传输方向与该第二信号接点对的传输方向不同。
[0009]基于上述，在本专利技术的上述实施例中，将多个第一信号接点及多个第二信号接点分别排列在多个第一接地接点的两侧，以降低信号之间的串扰，由此改善信号传输的品质。
附图说明
[0010]图1A是本专利技术的一实施例的一种接点排列的示意图；
[0011]图1B是图1A的信号接点对的示意图；
[0012]图2是本专利技术的一实施例的一种线路板的示意图；
[0013]图3是本专利技术的一实施例的一种电子总成的示意图；
[0014]图4是本专利技术的另一实施例的一种电子总成的示意图；
[0015]图5是图3和图4的中央处理器元件电连接至主机板的局部示意图。
[0016]符号说明
[0017]10:线路板
[0018]10a:表面
[0019]20、20
’
:电子总成
[0020]21:主机板
[0021]21a:表面
[0022]21b:接点
[0023]22:中央处理器元件
[0024]22a:表面
[0025]22b:接点
[0026]23:非中央处理器元件
[0027]24:插座电连接器
[0028]24a:弹性端子
[0029]25:插槽电连接器
[0030]100:接点排列
[0031]100a:接点
[0032]110:第一接地接点
[0033]120:第一信号接点
[0034]121、121a、121b、121c、121d、121e、121f:第一信号接点对
[0035]130:第二信号接点
[0036]131、131a、131b、131c、131d、131e、131f:第二信号接点对
[0037]140:参考接点
[0038]141:第二接地接点
[0039]142:电源接点
[0040]A1:第一通道区
[0041]A2:第二通道区
[0042]D1:第一方向
[0043]D2:第二方向
[0044]L1:第一直线
[0045]L2:第二直线
[0046]LN:通道
具体实施方式
[0047]请参考图1A及图1B，接点排列100包括多个接点100a。这些接点100a交错地排列(Staggered)，所谓交错排列是指在第一方向D1上的相邻两行的接点100a，在第二方向D2上的投影不会重叠。同样的，在第二方向D2上的相邻的两个接点100a，在第一方向D1上的投影也不会重叠。这些接点100a包括多个第一接地接点110、多个第一信号接点120以及多个第二信号接点130。另外，这些接点100a的其中一个与其周围的这些接点100a的另一个等距。也就是说，任一接点100a的中心点至其周围的任一接点100a的中心点的距离相等。在本实施例中，第一信号接点120可以是差动信号传送接点(以TX标示)，且第二信号接点130可以是差动信号接收接点(以RX标示)。这些第一接地接点110沿着一第一直线L1排列。这些第一信号接点120排列在第一直线L1的一侧，且相邻的两个第一信号接点120组成一第一信号接点对121(例如图1A的121a、121b、121c、121d、121e、121f的标示)。在本实施例中，每一第一信号接点对121为差动信号传送接点对(以TX+/TX
‑
标示)。这些第二信号接点130排列在第一直线L1的另一侧，且相邻的两个第二信号接点130组成一第二信号接点对131(例如图1A的131a、131b、131c、131d、131e、131f的标示)。在本实施例中，每一第二信号接点对131为差动信号接收接点对(以RX+/RX
‑
标示)，其传输方向与每一第一信号接点对121(以TX+/TX
‑
标示)的传输方向不同(例如:方向相反)。也就是说，相较于以往将差动信号传送接点对和差动信号接收接点对相邻配置，本实施例是将这些第一信号接点对121(差动信号传送接点对)及这些第二信号接点对131(差动信号接收本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种线路板，具有表面及位于该表面的接点排列，该接点排列包括：多个接点，交错地排列，其中该些接点包括：多个第一接地接点，沿着第一直线排列；多个第一信号接点，排列在该第一直线的一侧，且相邻的两个该第一信号接点组成第一信号接点对；以及多个第二信号接点，排列在该第一直线的另一侧，且相邻的两个该第二信号接点组成第二信号接点对，其中该第一信号接点对的传输方向与该第二信号接点对的传输方向不同。2.如权利要求1所述的线路板，其中该些第一信号接点对的每一个与对应的该第二信号接点对组成通道。3.如权利要求2所述的线路板，其中该表面具有第一通道区及第二通道区，该些通道分别位于该第一通道区及该第二通道区内，位于该第一通道区内的该些通道的数量大于位于该第二通道区内的该些通道的数量，当位于该第一通道区内的该些通道用于中央处理器元件的信号传输时，位于该第二通道区内的该些通道用于非中央处理器元件的信号传输，且当位于该第二通道区内的该些通道用于该中央处理器元件的信号传输时，位于该第一通道区内的该些通道用于该非中央处理器元件的信号传输。4.如权利要求3所述的线路板，其中该第一通道区及该第二通道区在该表面的相对两侧，且位于该表面的边缘。5.如权利要求3所述的线路板，其中该中央处理器元件及该非中央处理器都支持相同的信号传输界面。6.如权利要求5所述的线路板，其中该信号传输界面为PCIE传输界面。7.如权利要求1所述的线路板，其中该第一信号接点对至该第一直线的距离与对应的该第二信号接点对至该第一直线的距离不同。8.如权利要求1所述的线路板，其中该些接点的分布方式是平面网格阵列、插针网格阵列或球栅网格阵列。9.如权利要求1所述的线路板，其中该些接点其中的一个与其周围的该些接点其中的另一个等距。10.如权利要求1所述的线路板，其中该些接点还包括：多个参考接点，沿着至少一第二直线排列，其中该至少一第二直线垂直于该第一直线。11.如权利要求10所述的线路板，其中该些第一信号接点对的相邻两对之间及该些第二信号接点对的相邻两对之间有该些参考接点的其中一个。12.如权利要求10所述的线路板，其中沿着相同的该第二直线排列的该些参考接点是多个第二接地接点或多个电源接点。13.如权利要求1所述的线路板，其中该线路板是芯片封装基板或主机板。14.一种电子总成，包括主机板、组装在该主机板上的多个中央处理器元件及组装在该主机板上的多个非中央处理器元件，其中该些中央处理器元件的每一个具有表面及位于该表面的接点排列，该接点排列包括：多个接点，交错地排列，其中该些接点包括：多个第一接地接点，沿着第一直线排列；
多个第一信号接点，排列在该第一直线的一侧，且相邻的两个该第一信号接点组成第一信号接点对；以及多个第二信号接点，排列在该第一直线的另一侧，且相邻的两个该第二信号接点组成第二信号接点对，其中该第一信号接点对的传输方向与该第二信号接点对的传输方向不同。15.如权利要求14所述的电子总成，其中该些第一信号接点对的每一个与对应的该第二信号接点对组成通道。16.如权利要求15所述的电子...

【专利技术属性】
技术研发人员：张乃舜，
申请(专利权)人：威盛电子股份有限公司，
类型：发明
国别省市：