一种具有单极性电压调控性能的异质结突触晶体管及其制备方法技术

本发明专利技术属于半导体技术和神经形态硬件领域，具体涉及一种具有单极性电压调控性能的异质结突触晶体管及其制备方法。本发明专利技术所述异质结突触晶体管，从下至上依次为衬底（1）、栅电极（2）、栅绝缘层（3）、电荷俘获层（4）、P/N异质结（5）和源漏电极（6）。所述的P/N异质结分为P型半导体层和N型半导体层两层。本发明专利技术利用制备的P/N异质结结构以及电荷俘获层实现异质结突触晶体管的双极性特性，即异质结突触晶体管既能实现N型特性也能实现P型特性。并且在异质结突触晶体管双极性的基础上，通过P/N异质结和电荷俘获层的协同或者竞争作用，结合单极性电压的调控方法，能够实现器件单极性电压的可调控制。制。制。

【技术实现步骤摘要】
一种具有单极性电压调控性能的异质结突触晶体管及其制备方法


[0001]本专利技术属于半导体技术和神经形态硬件领域，具体涉及一种具有单极性电压调控性能的异质结突触晶体管及其制备方法。

技术介绍

[0002]近年来，随着信息时代的迅速发展，人工智能（AI）、物联网和大数据等已成为热门的研究领域，具有广阔的应用前景，如语音识别、图像处理和自动驱动技术等。然而，目前对于基于冯
·
诺依曼体系结构的传统计算机，由于存储单元和处理器的物理分离，两个单元之间的数据传输降低了计算效率，逐渐不能满足存储运算的需求。于是利用不同机制实现存算单元的拓展是从硬件层面突破人工智能发展的必要举措。其中，具有可重构的三端突触晶体管是用于构建神经形态硬件器件最有前景的技术之一，在单极性下实现电压调控也大大拓展了类脑芯片的应用前景。
[0003]突触晶体管，如P/N异质结结构晶体管，在不同的电压偏置下具有两个不同的半导体通道，在特定的结构下，能够实现双极性器件，因此人们对异质结结构的晶体管进行了深入的研究。如使用P/N混合异质结作为半导体层，制备了异质结结构的有机晶体管存储器件。在可见光的刺激下，器件具有较大的存储窗口，具有良好的非易失性存储特性，并且，可以作为突触器件应用于神经形态领域（ACS Photonics, 2021, 8(10): 3094
‑
3103）。利用低温处理方法构建有机磷氮异质结，通过双极性电压的调控，异质结结构双通道可以模拟不同神经递质的共同释放（Advanced Science, 2022, 9(1): 2102036）。利用异质结纳米线结构制备的突触晶体管，可用于模拟生物突触功能。在双极性电压的调控下，器件可表现为兴奋或抑制状态（Advanced Functional Materials, 2021, 31(27): 2101917）。此外，利用单组分的双极性材料实现了双极性器件的制备。在双极性电压的调控下，器件同样实现了兴奋或抑制状态（ACS Applied Materials & Interfaces, 2020, 12(13): 15446
‑
15455）。
[0004]单极性电压调控指的是调控器件性能时使用的电压极性，为正电压或负电压。传统的晶体管器件需要施加正、负双向电压以实现切换操作，从而实现写入/擦除或兴奋/抑制功能。而单极性突触晶体管仅需要单一极性的电压，利用电压的幅值大小（即单极性SVDP），呈现出小电压刺激条件下抑制，大电压刺激条件下增强的现象。单极性电压调控能够在单向电压下精确调控器件电导值的增加或减小，即能够在同一极性的电压下模拟生物突触的兴奋和抑制行为。因此，在模拟生物突触功能方面，能够实现单极性的突触晶体管有着巨大的作用。单极性调控不仅在模拟生物突触方面具有优势，而且在神经形态计算以及智能方面具有广泛的应用前景。因此，开发适用于单极性电压调控突触晶体管器件的新材料、结构以及制备工艺，显得尤为重要。但目前大多数器件都只能实现双极性电压调控，对有机突触晶体管单极性电压调控的研究尚无成功案例。

技术实现思路

[0005]本专利技术针对现有技术中所存在的问题，提供一种具有单极性电压调控性能的异质结突触晶体管及其制备方法，能够通过单极性电压调控突触晶体管，实现多级开关特性，用于突触可塑性功能模拟。
[0006]专利技术人发现，本专利技术中，通过P/N异质结和电荷俘获层的结合，能够实现晶体管的双极性特性。并且，本专利技术中，通过P/N异质结和电荷俘获层的协同或者竞争作用，结合单极性电压调控方法，具有双极性特性的突触晶体管能够实现单极性电压调控。
[0007]在本专利技术的第一方面，提供了一种具有单极性电压调控性能的异质结突触晶体管。
[0008]所述异质结突触晶体管，从下至上依次为衬底、栅电极、栅绝缘层、电荷俘获层、P/N异质结和源漏电极，所述的P/N异质结分为P型半导体层和N型半导体层两层。其中，所述的P/N异质结中，可以是P型半导体层在上，N型半导体层在下，也可以是P型半导体层在下，N型半导体层在上。
[0009]进一步地，所述电荷俘获层用于实现电荷大容量存储。所述电荷俘获层为具有电荷俘获作用的介质，例如聚（2
‑
乙烯基萘）（PVN）、聚（9
‑
乙烯咔唑）（PVK）、聚（4
‑
乙烯基苯酚）（PVP）和聚苯乙烯（PS），所述电荷俘获层的厚度为1~50 nm。在本专利技术的一个优选实施方式中，所述电荷俘获层的材料优选为PVN，所述电荷俘获层的厚度为5 nm。
[0010]进一步地，所述P型半导体层的材料为P型有机半导体或P型无机半导体，包括并五苯、双萘并 [2,3
‑
B:2
′
,3
′‑
F] 噻吩并 [3,2
‑
B] 噻吩（DNTT）或2,7
‑
二辛基[1]苯并噻吩并[3,2
‑
b] [1]苯并噻吩（C8
‑
BTBT）、硒化锌（ZnSe）、硫化锌（ZnS），所述P型半导体层的厚度为1~200 nm。在本专利技术的一个优选实施方式中，所述P型半导体层的材料为并五苯，所述P型半导体层的厚度为50 nm。
[0011]进一步地，所述N型半导体层的材料为N型有机半导体或N型无机半导体，包括N,N'
‑
二十三烷基苝
‑
3,4,9,10
‑
四羧二酰亚胺（PTCDI
‑
C
13
）、十六氟酞菁铜（F16CuPc）、1,4,5,8
‑
萘四甲酸酐（NTCDA）或萘二酰亚胺（NDI）、铟镓锌氧化物（IGZO）、氧化锌（ZnO），所述N型半导体层的厚度为1~200 nm。在本专利技术的一个优选实施方式中，所述N型半导体层的材料优选PTCDI
‑
C
13
，所述N型半导体层的厚度为10 nm。
[0012]进一步地，所述栅电极采用的材料为Al、Au、Pt、ITO、TaN、高掺杂硅或石墨烯等导电金属、氧化物和氮化物材料中的任意一种。
[0013]进一步地，所述栅绝缘层覆盖在整个栅电极表面，隔离栅电极和电荷俘获层之间的接触，可以有效的降低栅漏电流；所述栅绝缘层采用的材料为氧化铝、二氧化硅、氧化铪、聚甲基丙烯酸甲酯（PMMA）、聚偏二氟乙烯（PVDF）及其衍生物等电介质材料，所述栅绝缘层的薄膜厚度为10~300 nm。
[0014]进一步地，所述源漏电极生长在导电沟道两侧，其采用的材料为Al、Au、Pt、ITO、TaN、高掺杂硅或石墨烯等导电金属、氧化物和氮化物材料中的任意一种，其厚度为20~200 nm。采用热蒸发、磁控溅射、电子束蒸发和原子层沉积（ALD）中的一种或多种物理或化学沉积方法制备。
[0015]进一步地，所述的单极性电压调控的异质结突触晶体管，源极与漏极共平面设置，在源极和漏极之间形成沟道结构，其本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种具有单极性电压调控性能的异质结突触晶体管，其特征在于，所述异质结突触晶体管，从下至上依次为衬底（1）、栅电极（2）、栅绝缘层（3）、电荷俘获层（4）、P/N异质结（5）和源漏电极（6）；所述的P/N异质结（5）分为P型半导体层和N型半导体层两层；所述电荷俘获层的材料为具有电荷俘获作用的介质，选用聚（2
‑
乙烯基萘）（PVN）、聚（9
‑
乙烯咔唑）（PVK）、聚（4
‑
乙烯基苯酚）（PVP）或聚苯乙烯（PS），所述电荷俘获层的厚度为1~50 nm。2. 根据权利要求1所述的异质结突触晶体管，其特征在于，所述P型半导体层的材料为P型有机半导体或P型无机半导体，选用并五苯、双萘并 [2,3
‑
B:2
′
,3
′‑
F] 噻吩并 [3,2
‑
B] 噻吩（DNTT）、2,7
‑
二辛基[1]苯并噻吩并[3,2
‑
b] [1]苯并噻吩（C8
‑
BTBT）、硒化锌（ZnSe）或硫化锌（ZnS），所述P型半导体层的厚度为1~200 nm。3. 根据权利要求1所述的异质结突触晶体管，其特征在于，所述N型半导体层的材料为N型有机半导体或N型无机半导体，选用N,N'
‑
二十三烷基苝
‑
3,4,9,10
‑
四羧二酰亚胺（PTCDI
‑
C
13
）、十六氟酞菁铜（F16CuPc）、1,4,5,8
‑
萘四甲酸酐（NTCDA）、萘二酰亚胺（NDI）、铟镓锌氧化物（IGZO）或氧化锌（ZnO），所述N型半导体层的厚度为1~200 nm。4.根据权利要求1所述的异...

【专利技术属性】
技术研发人员：王一如，聂诗淼，凌海峰，解令海，
申请(专利权)人：南京邮电大学，
类型：发明
国别省市：