半导体结构制造技术

本申请提供一种半导体结构，包括：衬底，所述衬底上包括外延层；第一掺杂区，与所述外延层的掺杂类型不同，且分立的自所述外延层的部分表面向所述外延层中延伸；第二掺杂区，与所述外延层的掺杂类型不同，并自所述外延层的部分表面延伸至所述第一掺杂区中，且在所述第一掺杂区的长度方向延伸出所述第一掺杂区至所述外延层中；第一金属层，位于所述外延层、所述第一掺杂区及所述第二掺杂区的表面。本申请的半导体结构可以提高器件的抗正向浪涌电流的能力。能力。能力。

【技术实现步骤摘要】
半导体结构


[0001]本申请涉及半导体制造领域，尤其涉及一种半导体结构。

技术介绍

[0002]在高压器件中，碳化硅二极管因其具有较好的电气性能，被广泛进行研究。碳化硅二极管包括肖特基势垒二极管(Schottky Barrier Diode，SBD)和结势垒肖特基二极管(Junction Barrier Schottky，JBS)，其中肖特基势垒二极管存在着因肖特基势垒降低效应引起的反向漏电流较大的问题，且随着反向偏压的增大，肖特基势垒降低的越严重。而结势垒肖特基二极管能够改善肖特基势垒降低效应且还不影响器件的正向性能。
[0003]但是，目前的结势垒肖特基二极管的电性能还存在着许多缺陷，如PN结的正向电压(Forward Voltage，VF)较高，容易受到正向浪涌电流的影响。

技术实现思路

[0004]本申请要解决的技术问题是提高器件的抗正向浪涌电流的能力。
[0005]为解决上述技术问题，本申请提供了一种半导体结构，包括：衬底，所述衬底上包括外延层；第一掺杂区，与所述外延层的掺杂类型不同，且分立的自所述外延层的部分表面向所述外延层中延伸；第二掺杂区，与所述外延层的掺杂类型不同，并自所述外延层的部分表面延伸至所述第一掺杂区中，且在所述第一掺杂区的长度方向延伸出所述第一掺杂区至所述外延层中；第一金属层，位于所述外延层、所述第一掺杂区及所述第二掺杂区的表面。
[0006]在本申请的一些实施例中，所述第一掺杂区和所述第二掺杂区均呈阵列分布，且每列的所述第二掺杂区横跨同列所有的第一掺杂区。
[0007]在本申请的一些实施例中，所述第二掺杂区为连续结构或者不连续结构。
[0008]在本申请的一些实施例中，所述第一掺杂区的深度为0.8μm～2.2μm，长度为1.0μm～3.0μm，宽度为1.0μm～3.0μm。
[0009]在本申请的一些实施例中，所述第二掺杂区的深度为0.3μm～1.2μm，宽度为0.6μm～2μm。
[0010]在本申请的一些实施例中，所述第一掺杂区的底面与所述衬底的表面之间的距离为1μm～80μm。
[0011]在本申请的一些实施例中，所述第二掺杂区的掺杂浓度大于所述第一掺杂区的掺杂浓度。
[0012]在本申请的一些实施例中，所述衬底和所述外延层的掺杂类型相同，且所述衬底的掺杂浓度大于所述外延层的掺杂浓度。
[0013]在本申请的一些实施例中，所述外延层和所述衬底的掺杂类型为N型，所述第一掺杂区和所述第二掺杂区的掺杂类型为P型。
[0014]在本申请的一些实施例中，所述外延层和所述衬底的材料包括碳化硅。
[0015]在本申请的一些实施例中，所述衬底包括相对的第一面和第二面，且所述外延层
～1E19cm
‑3。
[0028]如图2所示，所述第一掺杂区300的表面未被所述第二掺杂区400完全覆盖，因此若没有特殊说明，本申请实施例提及的“所述第一掺杂区300的表面”是指所述第一掺杂区300上与所述外延层200共面的表面，所述第一掺杂区300的深度H1(如图1所示)指所述第一掺杂区300的表面与底面之间的距离。所述第一掺杂区300具有较大的深度H1，一方面可以较好的平衡所述外延层200中的电场分布，从而可以增加击穿电压；另一方面，较深的第一掺杂区300与所述外延层200的接触面积较大，同时与所述衬底100之间的距离减小，因此可以增加浪涌电流。在一些实施例中，所述第一掺杂区300的深度H1可以为0.8μm～2.2μm。所述第一掺杂区300的底面与所述衬底100的表面之间的距离为1μm～80μm。
[0029]所述第一掺杂区300的长度L是指沿y方向(也即所述第二掺杂区400的延伸方向)的尺寸，所述第一掺杂区300的宽度W1是指沿x方向(也即垂直于所述第二掺杂区400的延伸方向)的尺寸。所述第一掺杂区300的长度L可以为1.0μm～3.0μm，宽度W1可以为1.0μm～3.0μm。
[0030]所述第一掺杂区300呈阵列分布，且每行和每列的数量根据实际情况确定。在本申请实施例中，部分列示例了三个所述第一掺杂区300，其余列示例了四个所述第一掺杂区300，且所述第一掺杂区300呈交错的阵列分布。
[0031]所述第二掺杂区400自所述外延层的部分表面延伸至所述第一掺杂区300中，并在所述第一掺杂区300的长度L方向延伸出所述第一掺杂区300至所述外延层100中，也即部分所述第二掺杂区400位于所述第一掺杂区300中，其余所述第二掺杂区400位于所述外延层200中。所述第二掺杂区400与所述外延层200的掺杂类型不同，例如所述第二掺杂区400为P型掺杂，且所述第二掺杂区400的掺杂浓度大于所述第一掺杂区300的掺杂浓度，例如所述第二掺杂区400的掺杂离子为铝，掺杂浓度为1E18cm
‑3～1E21cm
‑3。
[0032]所述第一掺杂区300与所述外延层200形成二极管器件，而位于所述第一掺杂区300中的第二掺杂区400可以和所述第一金属层500形成低阻接触(例如欧姆接触或接近欧姆接触)，以减小所述二极管器件的内阻。若使所述第一掺杂区300完全包裹所述第二掺杂区400的侧壁和底部时，所述二极管器件的正向电压较高，很容易受到正向浪涌电流的影响。而本申请实施例的第二掺杂区400还延伸出所述第一掺杂区300至所述外延层200中，与所述外延层200形成新的PN结，该新的PN结可以提供较低的PN结正向电压(VF)，进而可以提高二极管器件的抗正向浪涌电流的能力。
[0033]所述第二掺杂区400呈阵列分布，且每列的所述第二掺杂区400横跨同列所有的第一掺杂区300。所述第二掺杂区400可以是连续结构，也可以是不连续结构。图2示出了所述第二掺杂区400为连续结构的情况，且由于所述第二掺杂区400与所述外延层200的接触面积较大，因此降低PV结正向电压的程度也较大器件的抗正向浪涌电流的能力较强。
[0034]而在另一些实施例中，所述第二掺杂区400也呈阵列分布，但是所述第二掺杂区400为不连续，且每段第二掺杂区400的长度可以进行调节。例如在一些情况下，每段所述第二掺杂区400可以仅横跨一个所述第一掺杂区300，如图3所示。在另一些情况下，部分段的所述第二掺杂区400横跨一个所述第一掺杂区300，而其余段的第二掺杂区400横跨两个所述第一掺杂区300，如图4所示。除此之外，在不偏离“所述第二掺杂区400在所述第一掺杂区300的长度L方向延伸出所述第一掺杂区300至所述外延层200中”的宗旨下，还有很多的变
形结构，在此不再一一列举。
[0035]所述第二掺杂区400的深度H2可以为0.3μm～1.2μm，所述深度H2是指自所述第二掺杂区400的表面至所述第二掺杂区400的底面间的距离。所述第二掺杂区400的宽度W2可以为0.6μm～2.0μm。所述第二掺杂区的宽度W2小于所述第一掺杂区的宽度W1，可以减少对肖特基接触面积的影响。
[0036本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构，其特征在于，包括：衬底，所述衬底上包括外延层；第一掺杂区，与所述外延层的掺杂类型不同，且分立的自所述外延层的部分表面向所述外延层中延伸；第二掺杂区，与所述外延层的掺杂类型不同，并自所述外延层的部分表面延伸至所述第一掺杂区中，且在所述第一掺杂区的长度方向延伸出所述第一掺杂区至所述外延层中；第一金属层，位于所述外延层、所述第一掺杂区及所述第二掺杂区的表面。2.根据权利要求1所述的半导体结构，其特征在于，所述第一掺杂区和所述第二掺杂区均呈阵列分布，且每列的所述第二掺杂区横跨同列所有的第一掺杂区。3.根据权利要求1所述的半导体结构，其特征在于，所述第二掺杂区为连续结构或者不连续结构。4.根据权利要求1所述的半导体结构，其特征在于，所述第一掺杂区的深度为0.8μm～2.2μm，长度为1.0μm～3.0μm，宽度为1.0μm～3.0μm。5.根据权利要求1所述的半导体结构，其特征在...

【专利技术属性】
技术研发人员：张永杰，李浩南，周永昌，黄晓辉，黎广宇，董琪琪，
申请(专利权)人：飞锃半导体上海有限公司，
类型：新型
国别省市：